二维平台的直线插补和圆弧插补软硬件设计论文

1、 . . . 二维平台的直线插补和圆弧插补软硬件设计 目 录1. 课程设计任务书11.1 课程设计任务11.2 课程设计目的11.3 课程设计要求11.4 课程设计容11.5 课程设计报告要求11.6 课程设计进度安排21.7 课程设计考核办法22. 课程设计综述32.1 设计的目的与意义32.2 设计容32.3 总体设计框图33. 硬件设计43.1 LPC2104芯片介绍与设计43.2 LPC2104芯片最小系统硬件设计123.2.1 电源电路设计123.2.2 系统复位电路123.2.3 系统时钟电路133.2.4 UART通用异步串行接口电路143.2.5 JTAG调试接口设计153.2

2、.6 限位开关电路183.2.7 X、Y轴驱动电路194. 系统电源电路设计254.1 多输出电路设计274.1.1 确定多路输出的技术指标274.1.2 确定反馈电路274.1.3 电路设计294.2 多路输出式高频变压器的设计294.3 多路输出单片开关电源的改进方案315. 软件设计335.1 工作原理335.1.1 直线插补原理335.1.2 圆弧插补原理375.2 总程序流程图设计405.3 UART通用异步串行通信的实现思路415.3.1 引脚描述415.3.2 结构415.4 JTAG调试接口的系统仿真调试445.4.1 调试框图445.4.2 调试设置与操作445.4.3 固化

3、程序466. 小结477. 参考文献48附图1多路输出开关电源电路图49附图2多路输出开关电源改进电路图50附图3系统控制电路图5152 / 541. 课程设计任务书题目：二维平台的直线插补和圆弧插补软硬件设计1.1 课程设计任务本课题根据步进电机工作原理，运用ARM系统，设计基于步进电机的直线插补功能和圆弧插补功能的ARM控制实现。该系统以ARM为核心，结合相关的输入和输出接口电路，通过步进驱动器驱动步进电机转动并带动机械传动机构推动二维平台按照设计的要求运动。1.2 课程设计目的通过本次课程设计使学生掌握：1）步进电机的工作原理。2）步进电机驱动器使用方法。3）微机接口技术与I/O通道电路

4、的设计与实现方法；4）电源电路的设计；5）控制程序的设计与实现方法。1.3 课程设计要求1、运行所设计的程序，步进电机带动二维平台进行直线插补。2、运行所设计的程序，步进电机带动二维平台进行圆弧插补。1.4 课程设计容1、系统硬件接线图，包括相应的输入和输出接口电路；2、软件程序，主要流程图；1.5 课程设计报告要求报告中提供如下容：1、目录2、正文（1）课程设计任务书；（2）课程设计综述；（3）硬件电路设计（可用Atium软件）；（4）电源电路设计（可用Atium软件）；（5）软件设计，主要流程图。3、总结4、参考文献1.6 课程设计进度安排周次工作日工作容第一周1布置课程设计任务，学习和研

5、究相关资料2掌握与课程设计相关器件的使用方法3完成总体设计方案4选择硬件设计需要的芯片5完成硬件电路的连接，电路要切实可行第二周1电源电路的设计，电路要切实可行2人机接口与仿真接口设计3软件设计，画出主要流程图4答辩5完成课程设计报告1.7 课程设计考核办法本课程设计满分为100分，从课程设计平时表现、课程设计报告与课程设计答辩三个方面进行评分，其所占比例分别为20%、40%、40%。2. 课程设计综述2.1 设计的目的与意义通过设计，培养自己综合运用所学知识、独立分析和解决实际问题的能力，培养创新意识和创新能力，并获得科学研究的基础训练，加深对ARM芯片的了解；熟悉ARM芯片各个引脚的功能，

6、工作方式，计数/定时，I/O口，中断等相关原理，巩固学习嵌入式的相关容知识。2.2 设计容利用ARM芯片模拟实现直线、圆弧插补。自行选择所需ARM芯片，查阅相关文献资料，熟悉所选ARM芯片，了解所选ARM芯片各个引脚功能，工作方式，计数/定时，I/O口，中断等相关原理，通过软硬件设计实现利用ARM芯片完成交通灯的模拟控制。2.3 总体设计框图用ARM7系列芯片LPC2104作为系统的主控芯片，控制X轴、Y轴的步进电机运动。 LPC2104JTAG仿真器并行接口PC机UART通用异步串行接口电路 功率放大器X轴 、轴步进电机两相混合式步进电机细分驱动器 SH-20403图2.1总体设计框图3.

7、硬件设计根据设计任务要求，自行选择电子元件，画出电气原理图，并调试。一个完整的系统除了主控芯片以外，还需配上电源系统、时钟电路、复位电路等。独立的芯片是不能工作的。 3.1 LPC2104芯片介绍与设计LPC2104是基于一个支持实时仿真和嵌入式跟踪的32 位ARM7TDMI-SCPU 的微控制器，具有JTAG调试、ISP编程等功能。并带有128kB 的嵌入的高速Flash 存储器。64KB/32KB/16KB的SRAM，无需拓展存储器，使系统更为简单、可靠；功能强大；体积小，3.3V和1.8V系统电源，部PLL时钟调整，功耗更低。较小的封装和极低的功耗使 LPC2104可理想地用于小型系统中

8、，具有以下一些特性：l 小型LQFP48封装l 64KB/32KB/16KB的片静态RAM 和128k的片Flash 程序存储器。l 128位接口/加速器使其实现了60MHz的高速操作l 通过片Boot-loader软件实现在系统编程（ISP）l 和在应用编程（IAP）l Flash编程时间1msl 可编程（512）字节l 单扇区擦除和整片擦除只需400msl 向量中断控制器l 可配置优先级和向量地址l 嵌入式跟踪宏单元对指令的执行实现了非插入的高速实时跟踪l 多个串行接口包括双UART（16C550）高速l 标准的 I2C 总线接口和I2C总线可用于测试和诊断 l 可配置为主机，从机或主/从

9、机l 可编程时钟可实现通用速率控制l 主机从机之间双向数据传输l 多主机总线(无中央主机)l 同时发送的主机之间进行仲裁，避免了总线数据的冲突l 串行时钟同步使器件在一条串行总线上实现不同位速率的通信l 串行时钟同步可作为握手机制使串行传输挂起和恢复图3.1 LPC2104的核结构 引脚信息LPC2104图3.2 LPC2104引脚排列图 表3.1 引脚描述引脚名称LQFP类型描述P0.0P0.31I/OP0口: P0是一个32位双向I/O口。每个位都有独立的方向控制，P0口引脚的操作取决于引脚连接模块所选择的功能13OOP0.0 P0口位0TxD0 UART0的发送器输出PWM1 脉宽调制器

10、输出114IOP0.1 P0口位1RxD0 UART0的接收器输入PWM3 脉宽调制器输出3续表3.1引脚名称LQFP类型描述18I/OIP0.2 P0口位2SCL C数据输入/输出。开漏输出（符合IC规）CAP0.0 定时器0捕获输入021I/OOP0.3 P0口位3SDA C数据输入/输出MAT0.0 定时器0匹配输出022I/OIP0.4 P0口位4SCK 串行时钟，SPI主机输出或输入的时钟CAP0.1 定时器0捕获输入123I/OOP0.5 P0口位5MISO 主机输入从机输出，SPI从机到主机的数据传输MAT0.1 定时器0匹配输出124I/OIP0.6 P0口位6MOSI 主机输

11、出从机输入，SPI主机到从机的数据传输CAP0.2 定时器0捕获输入228IOP0.7 P0口位7SSEL SPI从机选择PWM2 脉宽调制器输出229OOP0.8 P0口位8TxD1 UART1的发送器输出PWM4 脉宽调制器输出430IOP0.9 P0口位9RxD1 UART1的接收器输入PWM6 脉宽调制器输出6续表3.1引脚名称LQFP类型描述35OIP0.10 P0口位10RTS1 UART1的请求发送输出CAP1.0 定时器1捕获输入036IIP0.11 P0口位11CTS1 UART1的清零发送输出CAP1.1 定时器1捕获输入137IOP0.12 P0口位12DSR1 UART

12、1的数据设置输入MAT1.0 定时器1匹配输出041OOP0.13 P0口位13DTR1 UART1的数据终端就绪输出MAT1.1 定时器1匹配输出144IIP0.14 P0口位14DCD1 UART1的数据载波检测输入EINT1 外部中断1输入45IIP0.15 P0口位15RI1 UART1铃声指示输入EINT2 外部中断2输入46IOP0.16 P0口位16EINT0 外部中断0输入MAT0.2 定时器0匹配输出247IIP0.17 P0口位17CAP1.2 定时器0匹配捕获输入2TRST JTAG接口的测试复位，首要JTAG引脚组48IIP0.18 P0口位18 CAP1.3 定时器1

13、捕获输入3TRST JTAG接口的模式选择，首要JTAG引脚组续表3.1引脚名称LQFP类型描述1 O IP0.19 P0口位19MAT1.2 定时器1匹配输出2TCK JTAG接口的测试时钟，首要JTAG引脚组2 O IP0.20 P0口位20MAT1.3 定时器1匹配输出3TDI JTAG接口的测试数据输入，首要JTAG引脚组332OOOP0.21 P0口位21PWM5 脉宽调制器输出5TDO JTAG接口的测试数据输出，首要JTAG引脚组P0.22 P0口位22TRACECLK 跟踪时钟，带部上拉的标准I/O口330P0.33 P0口位33PIPESTAT0 流水线状态位0，带部上拉的标

14、准I/O口34OP0.24 PO口位24PIPESTAT1 流水线状态位1，带部上拉的标准I/O口38OP0.25 PO口位25PIPESTAT2 流水线状态位2带部上拉的标准I/O口39O P0.26 PO口位26TRACESYNC 跟踪同步，带部上拉的标准I/O口续表3.1引脚名称LQFP类型描述8OIP0.27 P0口位27TRACEPKT0 跟踪包位0，带部上拉的标准I/O口TRST JTAG接口的测试复位，次要JTAG引脚组9OIP0.28 P0口位28TRACEPKT0 跟踪包位0，带部上拉的标准I/O口TCK JTAG接口的模式选择，次要JTAG引脚组10O I P0.29 P0

15、口位29TRACEPKT0 跟踪包位0，带部上拉的标准I/O口TCK JTAG接口的测试时钟，次要JTAG引脚组15O I P0.30 P0口位30TRACEPKT0 跟踪包位0，带部上拉的标准I/O口TDI JTAG接口的测试数据输入，次要JTAG引脚组16IOP0.31 P0口位31EXTIN0 外部触发输入0，带部上拉的标准I/O口TDO JTAG接口的测试数据输出，次要JTAG引脚组RTCK26I/O返回的测试时钟输出，JTAG端口的额外信号。当处理频率变化时帮助调试器保持同步。另外还用于在调试模式入口时选择48脚封装的首要或次要JTAG引脚。带部上拉的双向口DBGSEL27I调试选择

16、：当为低时，引脚正常操作；当为高时，进入调试模式，带部上拉的输入引脚。RST6I外部复位输入，该引脚的低电平将器件复位，并使I/O和外围功能恢复默认状态，处理器从地址0开始执行NC4,20,25,42-未连接：这些引脚在48脚封装中未连接VDD317,40I3.3V电源：I/O的电源VDD1.85I1.8V核供电电源：部电路的电源续表3.1引脚名称LQFP类型描述X111I振荡器电路和部时钟发生器的输入X212O振荡放大器的输出VSS7,19,31,43I地：0V参考点VDD1.85I1.8V核供电电源：部电路的电源3.2 LPC2104芯片最小系统硬件设计3.2.1 电源电路设计图3.3电源

17、电路LPC2104要使用两组电源，I/O口供电电源为3.3V，核供电电源为1.8V，所以系统设计为3.3V应用系统。首先，交流电压AC220V输入多路开关电源，然后，输出直流DC40V、直流DC10V、直流DC5V，再使用LDO芯片（低压差电源芯片）稳压输出3.3V与1.8V电压。LDO芯片采用了S-1131B33UC和S-1131B18UC，其特点为输出电流大，精度高，稳定性高，功耗低。如系统电源电路附图一，ON/OFF脚接到+5V上，使能Vout输出。3.2.2 系统复位电路由于ARM芯片的高速、低功耗、低工作电压导致其噪声容限低，对电源的纹波、瞬态响应能、时钟源的稳定性与电源监控可靠性能

18、等诸多方面也提高了更多的要求。本实验板的复位电路使用了微处理器电源监控芯片MAX708S,提高了系统的可靠性。由于在进行JTAG调试时，、TRST是可由上位机控制复位的，所以使用了74HC125进行驱动。系统复位电路如图 所示。图3.4 系统复位电路 3.2.3 系统时钟电路图3.5 系统时钟电路 LPC2104可使用外部晶振或外部时钟源，时钟频率1025 MHz，部PLL电路可调整时钟，使系统运行速度更快（CPU最大操作时钟频率为60MHz)。系统时钟电路如图所示，用1M电阻R6并接到晶振的两端，使系统更容易起振。3.2.4 UART通用异步串行接口电路 图3.6 UART通用异步串行接口电

19、路 LPC2104具有两个UART，16字节的收发FIFO，寄存器位置符合“550工业标准”，置波特率发生器，两个串口具有基本一样的寄存器，在使用UART与上位机PC通信时，需要一个RS232电平电路转换电路，即MAX3232。 UART0的基本操作方法：l 设置I/O连接到UART0；l 设置串口波特率（U0DLM、U0DLL）；l 设置串口工作模式（U0LCR、U0FCR）；l 收发数据（U0THR、U0RBR）；l 检查串口状态字或等待串口中断（U0LSR）。 3.2.5 JTAG调试接口设计图3.7 JTAG调试接口设计 JTAG是Joint Test Action Group（联合测

20、试行动小组）的简称。IEEE 1149.1标准就是由JTAG这个组织最初提出的，最终由IEEE批准并且标准化的，所以IEEE 1149.1标准一般也俗称JTAG标准。JTAG标准主要用于芯片部测试与对系统进行仿真、调试，JTAG技术是嵌入式调试技术，它在芯片部封装了专门的电路测试访问口（Test Access Port，简称TAP）,通过专用的JTAG测试工具对部节点进行测试。目前，大多数比较复杂的器件都支持JTAG协议，如ARM、DSP、FPGA器件等。标准的JTAG借口是4线：TMS、TCK、TDI和TDO，分别为测试模式选择、测试时钟、测试数据输入和测试数据输出。JTAG测试允许多个器件

21、通过JTAG借口串联在一起，形成一个JTAG链，能实现对多个器件分别测试。JTAG借口还常用于实现系统可编程（In-System Programmable，简称ISP）功能，如对Flash器件进行编程等。1、边界扫描在JTAG调试中，边界扫描（Boundary-Scan）是一个很重要的概念。边界扫描技术的基本思想是靠近芯片的输入/输出引脚增加一些移位寄存器单元。因为这些移位寄存器单元都分布在芯片的边界上，所以又被称为边界扫描寄存器（Boundary-Scan Register Cell）。在正常的运行状态下，这些边界扫描寄存器芯片来说是透明的，所以正常的运行不会收到任何影响。这样，边界扫描寄存

22、器就提供了一个便捷的方式以观测和控制所需要调试的芯片。另外，芯片输入/输出印引脚上的边界扫描（移位）寄存器单元可以相互连接起来，在芯片的周围形成一个边界扫描链（Boundary-Scan Chain）。一般的芯片都会提供几条独立的边界扫描链，用来实现完整的测试功能。边界扫描链可以串行的输入和输出，通过相应的时钟信号和控制信号，就恶意方便的观察处在调试状态下的芯片。当芯片处于调试状态的时候，这些边界扫描寄存器可以将芯片和外围输入/输出隔离开来。通过这些边界扫描寄存器单元，可以实现对芯片输入/输出信号的观察和控制。如果需要捕获芯片某个引脚上的输出，首先需要把该引脚上的输出装载到边界扫描链的寄存器单

23、元里去，然后通过TDO输出，这样就可以从TDO上得到相应引脚上输出信号。如果要在芯片的某个引脚上加载一个特定的信号，则首先需要通过TDI把期望的信号移位到与相应的引脚相连的边界扫描链的寄存器单元里去，然后把该寄存器单元的值加载到相应的芯片引脚上。2、TAP接口利用边界扫描链可以实现对芯片的输入/输出进行观察和控制，而对边界扫描链的控制主要是通过TAP控制器来完成的。在IEEE 1149.1标准里面，寄存器被分为两大类：数据寄存器（Data Register，简称DR）和指令寄存器（Instruction Register，简称IR）。边界扫描链属于数据寄存器中很重要的一种。指令寄存器用来实现对

24、数据寄存器（包括扫描链）的控制，例如:在芯片提供的所有边界扫描链中，选择一条指定的边界扫描链作为当前的目标扫描链，并作为访问对象。TAP是一个通用的端口，通过TAP可以访问芯片提供的所有数据寄存器（DR）和指令寄存器（IR）。对整个TAP的控制是通过TAP控制器来完成的。TAP总共包括5个信号接口TCK、TMS、TDI、TDO和TRST，其中前4个是输入信号接口，最后1个是输出信号接口。l TCK：测试时钟（Test Clock Input）。为TAP的操作提供了一个独立的、基本的时钟信号，TAP的所有操作都是通过这个时钟信号来驱动的。TCK在IEEE 1149.1标准里强制要求的。l TMS

25、：测试模式选择（Test Mode Selection Input）。用来控制TAP状态机的转换。通过TMS信号，可以控制TAP在不同的状态间相互转换。TMS信号在TCK的上升沿有效。TMS在IEEE 1149.1标准里是强制要求的。l TDI：数据输入（Test Data Input）。所有要输入到特定寄存器的数据都是通过TDI接口一位一位串行输入的。TDI在IEEE 1149.1标准里是强制要求的。l TDO：数据输入（Test Data Output）。所有要从特定寄存器中输出的数据都是通过TDO接口一位一位串行输出的。TDO在IEEE 1149.1标准里是强制要求的。l TRST：JT

26、AG复位信号（Test Reset Input）。可以用来对TAP控制器复位，进行初始化。因为通过TMS也可以对TAP控制器进行复位，所以该信号接口在IEEE 1149.1标准里是可选的，并不是强制要求的。3、接口电路设计通过JTAG接口可对芯片部的所有部件进行访问，因而是开发调试嵌入式系统的一种简洁高效的手段。目前JTAG接口的连接有两种标准：即14针接口和20针接口。根据芯片的选择，综合考虑后，最终我们选择20针的接口。如图3.7所示，其定义如表3.2 所列。表3.2 20针JTAG接口定义引脚名称描述1VTref目标板参考电压，接电源2VCC接电源3Ntrst测试系统复位信号5TDI测试

27、数据串行输入7TMS测试模式选择9TCK测试时钟11RTCK测试时钟返回信号13TDO测试数据串行输出15nRESET目标系统复位信号17、19NC未连接其他GND接地简单的JTAG接口电路设计如图3.7所示。该电路既可作成一小块电路板，包含在下载电缆，也可以直接设计在开发板上，只要保证接口信号的正确连接即可。3.2.6 限位开关电路图3.8 限位开关电路 在两个坐标轴的设置四个极限位置起限位保护的功能，在实现轴向位移、直线插补或圆弧插补过程中，只要有任一方向上的限位开关动作，就有可能使本次操作中途失败，此时的症状是：插补尚未到位，但电动机已经不转动了。在这种情况下，可以先观察在哪个方向上最有

28、可能发生了限位动作，然后选择在与该方向相反的方向上再进行一次操作，这样，就有可能摆脱原有的困境。例如，发现在X-方向的限位有可能已经动作了，只需选择X+方向的轴向位移20mm就能够使该电动机恢复运行。3.2.7 X、Y轴驱动电路图3.9 X、Y轴驱动电路图 （1）步进电机的基本原理在计算机控制系统中，步进电机是一种非常重要的自动化执行元件，它能将电脉冲转化为电动机轴的角位移。当步进驱动器接收到一个脉冲信号, 它就驱动步进电机按设定的方向转动一个固定的角度(称为“步距角”), 当步进驱动器一个一个地接收到若干个脉冲时，它的旋转是以固定的角度一步一步运行的。因此，可以通过控制进给脉冲的个数来控制电

29、动机的角位移量, 从而达到准确定位的目的；与此同时，还可以通过控制脉冲频率来控制电机转动的速度和加速度, 从而达到调速的目的。步进电机具有快速启停能力。如果负荷不超过步进电机所提供的动态转矩值，采用给不给脉冲的方式就能够在“一刹那”使步进电机启动或停转。步进电机的步进速率一般为2001000步/秒，如果步进电机从最低速度逐渐加速到最高转速，然后再逐渐减速到0，其间，虽步进速率变化1-2倍，仍不会失掉一步。因此步进电机可以作为一种控制用的特种电机，利用其没有积累误差(精度为100%)的特点, 可广泛应用于各种开环控制系统之中。现在比较常用的步进电机有：反应式步进电机( VR) 、永磁式步进电机(

30、PM) 、混合式步进电机(HB) 和单相式步进电机等。 （2）ULN2803芯片介绍8个NPN达林顿晶体管，连接在阵列非常适合逻辑接口电平数字电路（例如TTL，CMOS或PMOS上/ NMOS）和较高的电流/电压，如电灯，电磁阀，继电器，打印锤或其他类似的负载，广泛的使用围：计算机，工业和消费应用。所有设备功能由集电极输出和钳位二极管瞬态抑制。 该ULN2803是专为符合标准TTL，而制造ULN2804适合6至15V的高级别CMOS或PMOS上。该电路为反向输出型，即输入低电平电压，输出端才能导通工作。 图3.10 引脚图引脚信息1-8引脚：输入端11-18引脚：输出端9引脚：地端10引脚：电

31、源+5V （3）两相混合式步进电机细分驱动器 SH-20403特点l 10V40V直流供电l H桥双极恒相流驱动l 最大3A的八种输出电流可选l 最大64细分的七种细分模式可选l 输入信号光电隔离l 标准共阳单脉冲接口l 脱机保持功能l 半密闭式机壳可适应更严苛环境l 提供节能的自动半电流锁定功能l 通过CE认证性能指标表3.3 电气性能(环境温度 Tj =250C时)供电电源10V40VDC, 容量0.03KVA输出电流峰值3A/相(电流可由面板拨码开关设定)驱动方式恒相流PWM控制励磁方式整步,半步,4细分,8细分,16细分,32细分,64细分绝缘电阻在常温常压下100M，绝缘强度在常温常

32、压下0.5KV,1分钟功能与使用电源电压驱动器部的开关电源设计保证了可以适应较宽的电压围，用户可根据各自的情况在10V到40VDC之间选择。一般来说，较高的额定电源电压有利于提高电机的高速力矩，但却会加大驱动器的损耗和温升。输出电流选择本驱动器最大输出电流值为3A/相（峰值），通过驱动器面板上六位拨码开关的第5、6、7三位可组合出八种状态，对应八种输出电流，从0.9A到3A（详见电流选择表）以配合不同的电机使用。说明：面板上的白色方块对应开关的实际位置。123123123123ononon0.9Aonoffon1.5Aononoff1.2Aonoffoff1.8Aoffonon2.1Aoffo

33、ffon2.7Aoffonoff2.4Aoffoffoff3A细分选择本驱动器可提供整步、改善半步、4细分、8细分、16细分、32细分和64细分七种运行模式，利用驱动器面板上六位拨码开关的第1、2、3三位可组合出不同的状态（详见细分模式选择表）。说明：面板上的白色方块对应开关的实际位置。123123123123onononsavonoffon1/32ononoff1/8onoffoff1/2offonon1/64offoffon1/16offonoff1/4offoffoff1自动半电流若上位控制机在半秒钟没有发出步进脉冲信号，驱动器将自动进入节电的半电流运行模式，电机绕组的相电流将减为设定值

34、的一半，在此状态下电机和驱动器的功耗得以降低，但电机的输出力矩也相应下降。在下一个脉冲到来时驱动器自动恢复输出电流为额定值。错相保护两相电机与驱动器连接时，用户极易接错相，从而严重损坏驱动器。本驱动器设计了错相保护电路。用户即使接错相，驱动器也不会损坏，不过电机运行会不正常，主要表现在出力小。遇此情况，应检查电机接线是否正确。关于散热工作温度过高是大部分线路故障的根源，有效散热对于提高可靠性和运行寿命尤其重要。建议将驱动器紧密地固定在用户的金属机箱上，同过机箱底板协助散热。有条件的话，还可在接触面上加硅脂等导热材料。如果外加散热风扇，驱动器的温升会大为降低。输入信号驱动器的接线端子采用可插拔端

35、子，可以先将其拔下，接好线后再插上。注意：为避免端子上的螺钉意外丢失，在不接线时也应将端子的螺钉拧紧。公共端本驱动器的输入信号采用共阳极接线方式，用户应将输入信号的电源正极连接到该端子上，将输入的控制信号连接到对应的信号端子上。控制信号低电平有效，此时对应的部光耦导通，控制信号输入驱动器中。脉冲信号输入共阳极时该脉冲信号下降沿被驱动器解释为一个有效脉冲，并驱动电机运行一步。为了确保脉冲信号的可靠响应，共阳极时脉冲低电平的持续时间不应少于10us。本驱动器的信号响应频率为70KHZ，过高的输入频率将可能得不到正确响应。方向信号输入该端信号的高电平和低电平控制电机的两个转向。共阳极时该端悬空被等效

36、认为输入高电平。控制电机转向时，应确保方向信号领先脉冲信号至少10us建立，可避免驱动器对脉冲的错误响应。脱机信号输入该端接受控制机输出的高/低电平信号，共阳极时低电平时电机相电流被切断，转子处于自由状态（脱机状态）。共阳极时高电平或悬空时，转子处于锁定状态。典型接线图为了更好的使用本驱动器，用户在系统接线时应尊循功率线（电机线、电源线）与弱电信号分开的原则，以避免控制信号被干扰。在无法分别布线或强干扰源（变频器、电磁阀等）存在的情况下，最好使用屏蔽电缆传送控制信号；采用较高电平的控制信号对抵抗干扰也有一定的意义。输入接口电路图3.11输入接口示意图注意：当控制信号不是TTL电平时，应根据信号

37、电压大小分别在各输入信号端口（而非公共端）外串限流电阻。每路信号都要使用单独的限流电阻，不要共用。（3）X、Y轴驱动电路开关电源的40V直流输出电压分别接入X、Y轴步进电机驱动器的电源端子。该驱动器的型号为SH20403。在上述电路图中，X、Y驱动器上各有10个接线端子，分成两组，其中，六端子组为步进电动机接口端子，该端子组最右侧的两个为电源端子，分别接40V电压的正端和地端，其接线的颜色对应为红和蓝，其余四个端子分别接X、Y轴的两个步进电动机的两相绕组，其接线的颜色对应为黑、绿、红、蓝。四端子组是LPC2104控制接口端子，该端子组中最左边的一个端子接+5V电源，接线颜色为黄色，其余三个端子

38、分别为脉冲、转向和锁定端子，分别用红、黄、蓝三色的导线联结。4. 系统电源电路设计 这次课程设计采用的是多路输出电源，而对于多路输出电源，都希望所选择的电源电压只要负载不超过电源功率最大值，无论系统的各路负载特性如何变化，各路电源电压都要精确无误。仅就这点来讲，目前绝大多数的多路输出电源特性不够理想。图5.1所示为多路输出开关电源框图，从图5.1可以看到，真正构成闭环控制的只有输出，其他、等辅输出都处在失控状态。从控制理论可知，只有无论输入、输出如何变动（包括电压变动，负载变动等），在闭环反馈控制作用下都能保证相当高的精度（一般优于0.5%)，也就是说在很大程度上只取决于基准电压和采样比例。对

39、、而言，其精度主要依赖以下几个方面： （1）T1变压器的匝数比，这里主要取决于或。 （2）辅输出电路的负载情况。 （3）主输出电路的负载情况。以上3点设定后，输入电压的变动对辅输出的影响已经很有限了。在以上3点中，作为一个具体的开关电源变压器，变压器匝比已经设定，所以影响辅助输出电压精度最大的因素为主输出和辅输出的负载情况。在开关电源产品中，有专门的技术指标说明和规电源的这一特性，即交叉负载调整率。在图5.1所示电路中，主控电路仅反馈主输出电压，其他辅输出完全开放。此时假设主、辅输出的功率比为1:1。从实际测量得主电路交叉负载调整率优于0.2%，而辅电路的交叉负载调整率大于50%，无论开关电源

40、设计还是应用，对大于50%的交叉负载调整率都将是不能接受的。如何降低辅输出交叉负载调整率，最直接的方法就是给辅输出电路加一个线性稳压调节器（包括三端稳压器、低压差三端稳压器）。在多输出电源设计中应遵循的原则是： （1）主电路实际使用的电流最小应为最大满输出电流的30%。 （2）主电路电压精度应优于0.5%。 （3）辅输出电路功率最好小于主电路功率的50%. （4）辅输出电路交叉负载调整率不大于10%。Vaux1整流滤波 变压器T1GND 输入滤波 功率 变换Vaux2整流滤波GNDVp整流滤波GNDPWM控制电路隔离反馈采样比较基准电压图4.1 多路输出开关电源框图 4.1 多输出电路设计4.1.1 确定多路输出的技术指标假定要设计的开关电源具有3路输出：主输出V01（5V，2A，10W）,辅输出为V02（10V，3A，30W）和V03（40V，1.5A,60W）。总输出功率为100W。技术指标见表5.1 。表4.1 多路输出的技术指标主输出辅输出总输出功率P0第1路第2路第3路V01（V）I01（A）P1（W）V02(V)I02 (A)P02(W)V03(V)I03(mA)P03(W) 10301.560100W各路输出的稳压性能对于电路结构和高频变压器的设计至关重要，通常，主输出的稳定性要高于辅助输出。现将+5V作为主输出，其负载调整率，其余两路优于。4.1.2 确