C题-信号波形合成实验电路

1、信号波形合成实验电路设计（C题）摘 要：本设计包含方波振荡电路，分频电路，滤波电路，移相电路，加法电路，测量显示电路。题目要求对点频率的各参数处理，制作一个由移相器和加法器构成的电路，将产生的10KHz和30KHz正弦信号作为基波和三次谐波，合成一个波形幅度为5V、近似于方波的波形。振荡电路采用晶振自振荡并与74LS04结合，产生6MHz的方波源。分频电路采用74LS390与CD4566分频出固定频率的方波，作为波形合成的基础。滤波采用TI公司的运放LC081，分别设置各波形的滤波电路。移相电路主要处理在滤波过程中相位的偏差，避免对波形的合成结果造成影响。测量显示电路基于ARM单片LM3S81

2、1，并显示测量值。经测试，整机功能齐全，输出波形比较稳定，无明显失真。关键词：方波振荡电路 分频与滤波 移相电路 加法器Experimental waveform synthesis circuitAbstract：The design consists of a square wave oscillator circuit, divider circuit, filter circuit, phase shift circuits, addition circuits, measurement display circuit. Subject of the request of the po

3、int frequency of the various parameters of processing, production of a phase shifter circuit consisting of adders, will have the 10KHz and 30KHz sinusoidal signal as the fundamental and third harmonic, synthesis of a wave amplitude 5V, similar to square wave waveform. Since the oscillating crystal o

4、scillation circuit combined with the 74LS04 to produce a square wave source 6MHz. Frequency circuit 74LS390 and the CD4566 divider out of a fixed frequency square wave, as a basis for waveform synthesis. Filtering using TI's op LC081, respectively, set the waveform of the filter circuit. Phase-s

5、hifting circuit in the main processing phase in the filtering process deviations, to avoid prejudicing the outcome of the waveform synthesis. Measurements show that the circuit chip based on ARM LM3S811, and display the measured values. The test machine featured, stable output waveform without signi

6、ficant distortion.Keywords：Square-wave oscillator circuit Frequency and filter Phase-shifting circu目录1、系统设计21.1、设计任务21.2、基本要求21.3、发挥部分31.4、说明部分32. 方案论证32.1 信号发生器电路32.2 分频电路52.3 滤波电路62.4 移相电路72.5 放大电路82.6 加法电路92.7 反相器电路102.8 显示电路113 整体设计134. 软件设计144.1开发软件及编程语言简介144.2、软件实现方法144.3、软件流程图154.4、程序清单175. 系

7、统测试结果175.1、 测试仪器与设备175.2、 系统试验结果18参考文献21附录【1】21实物图片281、系统设计1.1、设计任务设计制作一个电路，能够产生多个不同频率的正弦信号，并将这些信号再合成为近似方波和其他信号。电路示意图如图1所示： 图1 电路示意图1.2、基本要求（1）方波振荡器的信号经分频与滤波处理，同时产生频率为10kHz和30kHz的正弦波信号，这两种信号应具有确定的相位关系；（2）产生的信号波形无明显失真，幅度峰峰值分别为6V和2V；（3）制作一个由移相器和加法器构成的信号合成电路，将产生的10kHz和30kHz正弦波信号，作为基波和3次谐波，合成一个近似方波，波形幅度

8、为5V，合成波形的形状如图2所示。图2 利用基波和3次谐波合成的近似方波1.3、发挥部分（1）再产生50kHz的正弦信号作为5次谐波，参与信号合成，使合成的波形更接近于方波；（2）根据三角波谐波的组成关系，设计一个新的信号合成电路，将产生的10kHz、30kHz等各个正弦信号，合成一个近似的三角波形；（3）设计制作一个能对各个正弦信号的幅度进行测量和数字显示的电路，测量误差不大于±5；（4）其他。1.4、说明部分本题中用于合成方波和三角波的正弦波信号其产生及移相不得采用“DDS”或“处理器加DAC”等方式2. 方案论证 2.1 信号发生器电路方案一：数控振荡器（NCO）产生时间离散和

9、幅度离散的正弦信号和余弦信号， 在模拟调制中，利用NCO可以直接产生调频信号（FM），虽然结合FPGA可以完成调频信号的输出，但是数控振荡器（NCO）的平台搭建需要时间。方案二：采用二级非门与晶振组合成形成正反馈电路产生正反振荡，其中采用的6MHZ的晶振是起滤波作用。只有6MHZ频率的脉冲信号容易通过该正反馈电路，其它频率的信号被抑制。故电路表现为只有6MHZ的方波信号。该电路输出稳定，容易搭建。图3 6MHZ的晶振二级非门方波发生器电路中的C2的作用为隔直耦合，C2的选择应使C与频率fs时的容抗忽略不计。C1的作用是抑制高次谐波，以保证稳定的频率。C1的选择应使2nRC*2fs=1。R的用是

10、使反相器工作在线性放大区，R的阻值对于TTL门通常在0.7k3k之间，对于CMOS门通常在10k100M之间。为此，通常应用下式确定C1，R1和R2（设R1=R2=R） 即 : R选2.7K，C2选0.01uF，C1选10PF，J选6MHZ。方案三：信号发生器采用晶振SG-8003DB及振荡电路直接产生1MHz的方波信号。图4 晶振SG-8003DB方波脉冲发生器电路综上所述：采用晶振SG-8003DB方波脉冲发生器电路。 2.2 分频电路方案一：采用单片机与FPGA结合，省去许多分立的逻辑集成电路，使电路的集成性和可靠性大大提高。另编程简单容易实现，且容易实现并可以产生固定频率的波形，并省去

11、分频电路，是电路简化。但是FPGA平台的搭建占用时间太长，不利于实现。方案二： 分频电路采用逻辑元件74LS390、CD4566、CD4066搭建而成。电路如图5所示：振荡电路所产生的频率为1MHz的方波送到74HC390（D2A）构成10分频电路，输出频率为100KHz的方波。频率为100KHz的方波再经74HC390（D2B）构成10分频，由13脚输出频率为10KHz、占空比50%的方波。和频率为100KHz的方波再经74HC390（D3A）二分频，得到频率为50KHz、占空比50%的方波。同时74HC390输出频率为10KHz的方波送入到CD4566和CD4046组成的6倍频得到60KH

12、z的方波，再经74HC390（D3B）二分频得到30 KHz的信号分频电路如图5所示。图5 分频电路综上所述：采用方案二分频电路。 2.3 滤波电路 方案一：采用LC或RC无源滤波，电路图如图6所示，电路简单，参数易于计算。但滤波效果差，而本题目只要给指定频率的波形滤波，并且达不到题设要求。可以根据中心频率公式： 来匹配R、C的参数。 图6 无源RC低通滤波器 图7 一阶低通有源滤波器方案二：采用TI公司提供的TLC085运算放大器，搭建一个低通有源滤波器电路图如图7所示，计算出相应的电容电阻值，虽然电路相对复杂，但是滤波效果好，且能够在电路中运用TI公司的一种元件，以达到题目基本的要求。TL

13、C085具有高带宽、高输出驱动、高压摆率、超低功耗关断模式、低输入噪声电压、输入失调电压等特点，是一个高性能的运算放大器。根据谐振频率计算公式： 可得出频率为30K、50K的滤波电路参数。 图8 四阶低通有源滤波器 2.4 移相电路方案一：有源移相原理图如图9所示。通过调整电路的电阻、电容等参数，电路可以实现对特定频率信号的移相，但在被移相信号的频率发生变化时，模拟移相电路的相应参数势必要随之调整。对于题目要求给出的10Hz、30KHz、50KHz的三个频率，可以用FPGA通过四选一模拟开关CD4052来选择对应的三路模拟移相电路，可以满足题目中的基本要求。但要在各个频率范围内实现高精度的移相

14、，硬件电路将会很复杂。图9 ±45°有源移相电路方案二：直接对模拟信号进行移相，如阻容移相，变压器移相等。由RC电路的原理可知，阻容移相网络在不同频率的正弦波电压通过RC电路时，输出端的电压幅度和相位与输入不同。两种简单的移相电路如图10所示。(a )相位超前的相移网络 （b）相位滞后的相移网络图10 阻容移相网络在图1.0 中，图(a )的模和相角分别为： （2.4.1）图(b)的模和相角分别为： （2.4.2）显然，两种相移网络都是随着频率的改变，单节RC电路中所产生的相移在0 o90 o之间变化。为满足基本部分连续相移范围：45o 45o的要求，需采用一个相位超前的相

15、移网络和一个相位滞后的相移网络。综上所述：为简化电路，且晶振产生的电路本身移向很小，所以采用方案二。 2.5 放大电路 信号经滤波后得到完整的正弦波。放大电路采用运放组成的反相输入比例放大器.电路如下图11所示。比例放大器的主要作用是调节基波、3次波和5次波的峰峰值。 图11 反相输入比例放大器 放大电路的放大倍数： 图中RF对应RP3，R1对应R11，相关环节电路原理相同。 2.6 加法电路为了产生包含10kHz为基波、30kHz 为3次波和50kHz为 5次波合成一个近似方波，采用运放组成的信号叠加电路。波形幅度为5V，加法电路如图12所示。当=时，就是三个信号的叠加。对与合成方波，加法起

16、的运算为对与合成三角波，加法起的运算为图12 加法电路2.7 反相器电路为了得到三角波，需要把30kHz 的3次波和50kHz的 5次波进行反相。反相器用运放组成的反相端输入的1：1比例放大器来实现。电路如下图13所示。图中取R31和R32相等，运放U4C的作用为反相器。 图13 运放组成的反相端输入的1：1比例放大器2.8 显示电路方案一：本题要求制作一个能对各个信号实现幅度测量和数字显示的电路，显示电路原理采用M3内核的LM3S811 内部AD转换，将外部电压取近后转成数字量，然后驱动数码管显示。但是数码管显示有限制，显示各种数字、字符不方便。 方案二：测量依然采用M3内核的LM3S811

17、 内部AD转换，将外部电压取近后转成数字量，然后驱动液晶显示。不仅显示方便，且一块1602就可以同时显示几路的测量值。 综上所述：采用方案二。2.9 电源电路 系统需要多个电源，LM3S811使用5V稳压电源，其余各部分需要15V电源。方案一：电路中需要5V和15V供电，因此采用三端稳压集成7805和TPS61087组成的升压至+15V供电电源。图14为系统电源设计电路。 图14 三端稳压集成电路7805和TPS61087组成的升压至+15V供电电源方案二：用三端稳压集成电路7815和三端稳压集成7805产生+15V和+5V直流电，既满足整个电路需求，又结构间单。设计采用三端稳压LM7815输

18、出15V电压，电路如图15所示，为分频电路、移相电路、放大电路、叠加电路提供电压。另将输出送入到LM7805，电路如图15所示，为单片机、和分频电路提供电压。图15 +15V和+5V稳压电路综上所述：采用方案一用7805三端集成稳压器输出5V和7815三端集成稳压器输出15V可以满足电路供电需求。3 整体设计经过方案比较与论证，最终确定的系统组成框图如图16所示。其中利用晶振、74LS04产生振荡方波，74LS390和CD4566进行分频，获得题目中所要求的各频率信号。滤波器电路分别对10K、30K、50K设计相应的参数电路，利用TL085搭建4阶有源滤波器。图16 整 机框图 4. 软件设计

19、4.1开发软件及编程语言简介系统采用C语言按模块化方式进行设计，并将各模块程序通过KeilMDK4.01软件开发平台和J-link驱动仿真工具，对设计程序完成逻辑编译、下载。完成MCU对AD的转换及对1602液晶的驱动。C语法比较灵活，允许编程的自由化。结构式语言的显著特点是代码及数据的分隔化，即程序的各个部分除了必要的信息交流外彼此独立。这种结构化方式可使程序层次清晰，便于使用、维护以及调试。C语言以函数的形式提供给用户，这些函数可方便的调用，并具有多种循环、条件语句控制程序流向，从而使程序完全结构化。C开发语言、Keil 4 编译软件及型号为LM3S811的ARM开发板的结合，满足本系统测

20、量及显示的功能。 4.2、软件实现方法利用LM3S811内部的10位AD转换，对外部电压进行数字化转换，并驱动液晶显示测量的值。为了能够使用数字系统（如 MCU）处理模拟信号，必须把模拟信号转换成相应的数字信号。能够实现这种转换的电路称为ADC（Analog-to-Digital Converter， 模-数转换器）。ADC能够将连续变化的模拟电压转换成离散的数字量。Stellaris 系列ARM集成有一个 10 位的ADC模块，支持8个输入通道，以及一个内部温度传感器。ADC 模块含有一个可编程的序列发生器，可在无需控制器干涉的情况下对多个模拟输入源进行采样。每个采样序列均对完全可配置的输入

21、源、触发事件、中断的产生和序列优先级提供灵活的编程。AD采样采用过采样方式，奈奎斯特定理表明要较好的还原一个信号，采样频率fs不能低于被采样频率f被的2倍，否则就会产生混叠效应，因此频率要求为： 过采样程序实现（例程）：unsigned long adcSample(void)/ ADC采样 unsigned long ulData_Ave,ulData_Sum; ulData_Ave = 0x00; for (i = 0; i < 10; i+) ulData_Sum = 0x00; for (j = 0; j < 2; j+) /* 循环2 次，得到16 组 AD值 */ wh

22、ile(HWREG(ADC_BASE+ADC_O_SSFSTAT0)&ADC_SSFSTAT_FULL) = 0x00000000) LED_disp(); /* 等待FIFO 0为满 */ /* 即等待8个数据转换结束 */ for (k = 0; k < 8; k+) *ulADC_10 = HWREG (ADC_BASE + ADC_O_SSFIFO0) & 0x000003ff; /* 读取FIFO */ ulData_Sum+=*ulADC_10;/* 进行累加 */ ulData_Sum >>= 2; /* 右移n位得到过采样值,n为增加位数*/

23、ulData_Ave += ulData_Sum; ulData_Ave = ulData_Ave / 20; return(ulData_Ave); 4.3、软件流程图 AD转换程序流程图如图17所示：首先初始化AD模块，然后启动AD模块，采用过采样的方式将外部模拟量取进，进行模拟量数字量的转换，最后送到液晶显示。图17 AD转换程序流程图 数据显示流程图如图18所示：将AD转换后的数字量取出，分别取出千位、百位、十位、个位后送往液晶显示。图18 数值显示流程图 4.4、程序清单 见附录1 5. 系统测试结果5.1、 测试仪器与设备测试用仪器与设备如表4.1.1所示：表4.1.1 测试用仪器

24、与设备仪器名称型号生产厂数量双通道数字示波器TEKTRONIX泰克科技有限公司1合成信号发生器NDY-EE1410南京新联电讯仪器有限公司1数字万用表8808AFLUKE CORPORATION1直流稳压电源DF1731SC2A江苏扬中电子仪器厂1计算机联想PC机联想公司15.2、 系统试验结果 5.2.1 实测基波、三次波、五次波分量参数表频率 电压10K30K50K理论峰峰值6V2V1.2V测量峰峰值6±0.01V2±0.01V1.2±0.03V 5.2.2基波10KHz、测量峰峰值6±0.01V实测波形 图19 基波10KHz、测量峰峰值6

25、7;0.01V实测波形 5.2.3 三次波30KHz、测量峰峰值2±0.01V实测波形如图20 图20 三次波30KHz、测量峰峰值2±0.01V实测波形5.2.4 五次波50KHz、测量峰峰值1.2±0.03V实测波形如图21 图21 五次波50KHz、测量峰峰值1.2±0.03V实测波形5.2.5 基波10KHz、测量峰峰值6V与三次波30KHz、测量峰峰值2V叠加后实测波形如图22 图22 基波10KHz、测量峰峰值6V与三次波30KHz、测量峰峰值2V叠加后实测波形5.2.5 基波10KHz、测量峰峰值6V与三次波30KHz、测量峰峰值2V及五次

26、波50KHz、测量峰峰值1.2V叠加后实测波形 图23 基波10KHz、测量峰峰值6V与三次波30KHz、测量峰峰值2V及五次波50KHz、测量峰峰值1.2V叠加后实测波形5.2.6 基波10KHz、测量峰峰值6V与三次波30KHz、测量峰峰值0.667V相减及五次波50KHz、测量峰峰值0.24V叠加后实测波形。 图24 基波10KHz、测量峰峰值6V与三次波30KHz、测量峰峰值0.667V相减及五次波50KHz、测量峰峰值0.24V叠加后实测波形。参考文献：1. 及力，张涛，王永成.Protel99SE原理图与PCB设计教程 .电子工业出版社.修订版2. 华永平 模拟电路设计与制作. 北

27、京：电子工业出版社,2007.73. 田淑清 全国计算机等级考试二级教程-C语言程序设计（2008年版）.高等教育出版社4 高吉祥，黄智伟，丁文霞. 数字电子技术M. 北京：电子工业出版社，2003年，第1版5. 邹其洪 黄智伟 高嵩.电工电子实验与计算机仿真M.北京：电子工业出版社，2003年，第1版附录【1】 测量显示程序#include "hw_ints.h"#include "hw_memmap.h"#include "hw_types.h"#include "gpio.h"#include "s

28、ysctl.h"#include "cpu.h"#include "hw_adc.h"#include "interrupt.h"#include "systemInit.h"#include <adc.h>#include <stdio.h>#include "hw_gpio.h"#define uint unsigned int#define uchar unsigned char#define ADCSequEnable ADCSequenceEnable

29、#define ADCSequDisable ADCSequenceDisable#define ADCSequConfig ADCSequenceConfigure#define ADCSequStepConfig ADCSequenceStepConfigure#define ADCSequDataGet ADCSequenceDataGet #define YJ_PERIPH SYSCTL_PERIPH_GPIOD |SYSCTL_PERIPH_GPIOB#define YJ_RS_BASE GPIO_PORTB_BASE #define YJ_RS_PIN GPIO_PIN_0#def

30、ine YJ_RW_BASE GPIO_PORTB_BASE #define YJ_RW_PIN GPIO_PIN_1#define YJ_EN_BASE GPIO_PORTB_BASE #define YJ_EN_PIN GPIO_PIN_2#define DATA_PORT_BASE GPIO_PORTD_BASE / DATA7:0 - PD7:0 #define DATA_PORT_PIN 0xFF#define YJ_RS_BASE_PIN YJ_RS_BASE,YJ_RS_PIN#define YJ_RW_BASE_PIN YJ_RW_BASE,YJ_RW_PIN#define Y

31、J_EN_BASE_PIN YJ_EN_BASE,YJ_EN_PIN#define DATA_PORT_BASE_PIN DATA_PORT_BASE,DATA_PORT_PIN#define YJ_RS HWREG(YJ_RS_BASE + (GPIO_O_DATA + (YJ_RS_PIN << 2)#define YJ_RW HWREG(YJ_RW_BASE + (GPIO_O_DATA + (YJ_RW_PIN << 2)#define YJ_EN HWREG(YJ_EN_BASE + (GPIO_O_DATA + (YJ_EN_PIN << 2)#

32、define DATA_PORT HWREG(DATA_PORT_BASE + (GPIO_O_DATA + (DATA_PORT_PIN << 2)#define DATA_PROT_OUTPUT_SET() HWREG(DATA_PORT_BASE + GPIO_O_DIR) = 0xFF /设置数据口为输出方向 #define RS_L GPIOPinWrite(YJ_RS_BASE,YJ_RS_PIN ,0x00); /ser管脚为低#define RW_L GPIOPinWrite(YJ_RW_BASE,YJ_RW_PIN ,0x00); /SRCLK1管脚为低#defi

33、ne EN_L GPIOPinWrite(YJ_EN_BASE,YJ_EN_PIN ,0x00); /SRCLK1管脚为低#define RS_H GPIOPinWrite(YJ_RS_BASE,YJ_RS_PIN ,0xff); /ser管脚为高#define RW_H GPIOPinWrite(YJ_RW_BASE,YJ_RW_PIN ,0xff); /SRCLK1管脚为高#define EN_H GPIOPinWrite(YJ_EN_BASE,YJ_EN_PIN ,0xff); /SRCLK1管脚为高 uchar LED =0xc0,0xf9,0xa4,0xb0,0x99,0x92,0x

34、82,0xf8,0x80,0x90,0xfe,0xbf,0xff; /共阳极段码表说明uint i,j,k,n=0; /说明整数变量uchar aa,ee=0,0,0,0,12,12,12,12,cc=0xc0,dd; / 8个数码管显示的数数组 unsigned char bb=0x30,0x30,':',0x30,0x30,':',0x30,0x30,':',0x30,0x30,':',0x30,0x30,':',0x30;unsigned long ulADC_10;unsigned char LCDDISP

35、LAY_ROW1=" "unsigned char LCDDISPLAY_ROW2="shangyuan dianzi"unsigned long TheSysClock = 6000000UL; / 定义全局的系统时钟变量tBoolean ADC_EndFlag = false; / 定义ADC转换结束的标志 void delay (int a) /延时 for (; a > 0; a-); void Delay(unsigned int t) while(t)t-;void lcd_delay(unsigned int delaytime) w

36、hile(delaytime)delaytime-;void write_lcd_command(unsigned char write_command) /液晶写 lcd_delay(40); RS_L; RW_L; DATA_PORT=write_command; EN_H; EN_L;void write_lcd_data(unsigned char write_data) lcd_delay(40); RS_H; RW_L; DATA_PORT=write_data; EN_H; EN_L;void initize_lcd(void) /液晶初始化 uchar i; EN_L; for

37、(i=200;i>0;i-)lcd_delay(248); write_lcd_command(0x3f); for(i=4;i>0;i-)lcd_delay(248); write_lcd_command(0x3f); write_lcd_command(0x0f); write_lcd_command(0x01); for(i=4;i>0;i-)lcd_delay(248); write_lcd_command(0x06);void lcd_displaystr(unsigned char x,unsigned char y,const unsigned char *st

38、r) switch(x) case 0: write_lcd_command(0x80+y); break; case 1: write_lcd_command(0xc0+y); break; while(*str) write_lcd_data(*str); str+;void clrpin() write_lcd_command(0x80); for(i=0;i<32;i+) write_lcd_data(0x20);void adcInit(void)/ ADC初始化 SysCtlPeriEnable(SYSCTL_PERIPH_ADC); / 使能ADC模块 SysCtlADCS

39、peedSet(SYSCTL_ADCSPEED_125KSPS); / 设置ADC采样率 ADCSequDisable(ADC_BASE, 0); / 配置前先禁止采样序列 ADCSequConfig(ADC_BASE, 0, ADC_TRIGGER_ALWAYS, 0);/ 采样序列配置：ADC基址，采样序列编号，触发事件，采样优先级 ADCSequStepConfig(ADC_BASE, 0,7, ADC_CTL_CH0 | / ADC采样序列步进配置：ADC基址，采样序列0，步值，采样通道 ADC_CTL_END ); ADCSequEnable(ADC_BASE, 0); / 使能采样

40、序列unsigned long adcSample(void) / ADC采样 unsigned long ulData_Ave,ulData_Sum; ulData_Ave = 0x00; for (i = 0; i < 10; i+) ulData_Sum = 0x00; for (j = 0; j < 2; j+) / 循环2 次，得到16 组 AD值 while (HWREG (ADC_BASE + ADC_O_SSFSTAT0) & ADC_SSFSTAT_FULL) = 0x00000000) delay(1); / 等待FIFO 0为满， / 即等待8个数据转

41、换结束 for (k = 0; k < 8; k+) *ulADC_10 = HWREG (ADC_BASE + ADC_O_SSFIFO0) & 0x000003ff; / 读取FIFO ulData_Sum += *ulADC_10; / 进行累加 ulData_Sum >>= 2; / 右移n位得到过采样值,n为增加位数 ulData_Ave += ulData_Sum; ulData_Ave = ulData_Ave / 40; return(ulData_Ave); int main(void) unsigned long ulVal,temp; adcInit(); SysCtlClockSet(SYS