四川大学单片机半导体存储器ppt课件

1、 第五章 半导体存储器存储器的分类存储器的性能目的存储器容量与地址线的关系存储器与微处置器的衔接8086微处置器与存储器衔接实例 1.按运用资料分类 1磁存储器：磁盘、磁带、磁芯、磁泡、磁膜等 2半导体存储器： 双极型半导体存储器以触发器为根底 MOS半导体存储器 SRAM(静态RAM)双稳为根底，信息不易丧失； DRAM(动态RAM)电容为根底，集成度高； iRAM(组合RAM)具有SRAM与DRAM的特点，不 需求添加“刷新电路； 3光磁存储器：激光存储器、集成光路存储器等一、 存储器的分类 目的要求： 1.掌握存储器的分类及特点； 2.了解存储器内部组成构造及各部分的作用； 3.掌握存储

2、器容量的选择及性能目的； 4.掌握存储器与微处置器的衔接。 2.按任务方式分类 1随机存取存储器RAM 经过指令，以恣意次序存取存储器的恣意单元。 如：半导体存储器、光磁存储器、磁芯、磁泡、磁膜等。 掩方式ROM工厂按程序，以固定电路制造。 可编程ROMPROM只能写入一次。 可擦除可编程ROM(EPROM)可擦除可编程多次。 UVEPOM紫外线光照射擦除，大约1015分钟。 E2PROM特定电信号擦除，可以在线操作。 2只读存储器ROM 在运转时间内，内容不能改动，制止写入任何信息。 3顺序串行存取存储器SAM 以某种预先确定的顺序读写存储单元。如：磁带。 4直接存取存储器DAM 按随机方式

3、获得存储区，然后按顺序方式存取信息。 如：磁盘存储器。 3.按在计算机内的作用分类 1主存储器内存 2辅助存储器外存 3高速缓冲存储器Cache 存取当前活泼的程序和数据，速度快，容量较小，每位价 格高。通常包括半导体存储器中的RAM与ROM。 存取当前不活泼的程序和数据，速度慢，容量大，每位价 格低。如：磁盘、磁带、光盘等。 在两个不同任务速度的部件之间，交换信息的过程中起 缓冲作用。即在主存与CPU之间设置一个高速度的容量相对 较小的存储器。 4虚拟存储器 可以使计算机具有辅存的容量、接近于主存的速度。 按虚拟空间存储编程，地址码是虚地址辅存逻辑地址 操作码 虚页号Ni 页面地址Ni机器指

4、令二.存储器的性能目的 2.存取访问时间 1.存储容量 一存储体所能存储的位bit、字节byte或字word的 最大数量。 N M 存储单元数 每单元二进制位数 如：RAM 2114 1K 4EPROM 2732 4K 8 存储器收到有效地址及读写信息，至存入/取出数的时间(ns)。 如：RAM2114 存取时间：200ns，RAM2116 存取时间：150ns 3.存储周期 微处置器延续两次启动存储器所需求的时间(ns)。 如：RAM2114 存储周期：200ns，RAM2116 存储周期：375ns 3.功耗 反映存储体的耗电量。w/单元，mw/芯片。 3.电源 指存储体任务时所需的电源种

5、类。三.存储器容量与地址线的关系 1.存储器的逻辑构造ABDB写片选 读“片选信号选中该存储器，“AB总线经过地址译码 器选中某单元； 如“写(WR)同时作用，数据存放器输入“DB数据； 如“读(RD)同时作用，数据存放器输出数据至“DB 。地址译码器 数据存放器存储体存存储储器器 存储器根本构造：存储体、地址译码器、数据存放器；1024个存储单元1024根译码线A9 2.单译码存储器寻址方式 以选择“字线为目的的存储器存取方式。地址译码器存储体A0A432根译码线32个存储单元 存储器要求输入的地址线为A0A4，存储体有多少单元？ 存储器要求输入的地址线为A0A9，存储体有多少单元？地址线位

6、数存储体单元数 5 25 = 32 8 28 = 256 10 210 = 1024 = 1k 11 211 = 2048 = 2k 12 212 = 4096 = 4k译码线数25 = 3228 = 256210 = 1024 211 = 2048212 = 4096 3.双译码存储器寻址方式 以“行和“列选择矩阵构造方式的存储器存取方式。行译码地址线位数译码线数 58+4 =12 816+16 =32 1032+32 =64 1132+64 = 96 1264+64 = 128存储体单元数25 = 3228 = 256210 = 1024 = 1k211 = 2048 = 2k212 =

7、4096 = 4k列译码A0A4A5A10单元11单元1n单元m1单元mn存储体存储体 A3 A8A9 A0控制逻辑 Y译码X译码输出缓冲器 Y 门 6416 4=1KB416 4.一个实践静态RAM的例子O4 O0 1INTEL 2114的构造64A09：地址线O04：数据输出线Vcc：任务电源+5VWE：写允许信号CS：片选信号存储矩阵GND CS WE1918102114 A6 A5 A4 A3 A0 A1 A2 CS GNDVccA7A8A9I/O1I/O2I/O3I/O4WE WE为低时，CPU 存储器； WE为高时，存储器 CPU 。 2Intel 2114的地址范围 存储单元数

8、每单元二进制位数 N M衔接地址线条数 衔接数据线的条数 存储器的所谓地址范围：是由可 以衔接至存储器的地址线的条数，与 生成片选信号的地址线条数所确定。 A15 A14 A13 A12 A11 A10 A9 A8 A7A0外译码(固定地址)内译码(变化地址)0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 10000H 0400H 07FFH0 0 0 0 1 1 1 1 0 0 0 0内译码 范围03FFH 0 0 0 0 0 0 0000H 03FFH 0 0 0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 0 0 0 1 1 0 1800H 1B

9、FFH 根据外译码地址线形状决议外译码器的输出形状与内译 码地址线变化范围，确定芯片的寻址范围单元地址范围1918102114 A6 A5 A4 A3 A0 A1 A2 CS GNDVccA7A8A9I/O1I/O2I/O3I/O4WE四、RAM 与CPU的衔接1.地址线的衔接2.数据线的衔接3.控制线的衔接主要有三部分：1.CPU总线的负载才干2.CPU的时序和存储器的存取速度之间的配合问题3.存储器的地址分配和选片问题主要思索的问题：4.控制信号的衔接12345678D0D7地址总线数据总线A0A91用1024 1 组成1K RAM的方框图10241I/OI/OI/OI/OI/OI/OI/

10、OI/O1. 1K8容量的构成地址总线2用2564位存储芯片组成1K RAM的方框图12345678D0D7数据总线A0A72564I/OI/OI/OI/OI/OI/OI/OI/OA0A7CE1A0CE22564A0A7CE3A0CE42564A0A7CE52564A0A7CE7A0CE6A0CE8译码器A8A9 2.全译码法获得片选信号(十六根地址线为例A10A15A09D07 运用译码器的输出线作为片选信号线： 1线路较复杂，需求添加译码器等逻辑部件； 2地址延续不重叠，可以使微处置器系统获得足够的存储容量。 A15 A14 A13 A12 A11 A10 A9 A0 0 0 0 0 0

11、0 0 0 0 0 1 1 1 1 A15 A14 A13 A12 A11 A10 A9 A0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 0000H03FFH0400H07FFH 3所用存储容量为：2K 8 。可扩展到64K。A09CSD742114WEA09CSD302114WEA09CSD742114WEA09CSD302114WEWR01译码器IO/M 63(6:64) 3.部分译码法获得片选信号(十六根地址线为例A09D07 运用译码器的输出线作为片选信号线： 1线路较复杂，需求添加译码器等逻辑部件； 2地址延续，但有重叠。存储器容量取决于参与译码线数。 A15 A1

12、4 A13 A12 A11 A10 A9 A0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 A15 A14 A13 A12 A11 A10 A9 A0 0 0 0 0 0 1 0 0 0 0 1 1 1 1 1 0000H03FFH( x000Hx3FFH)0400H07FFH(x400Hx7FFH) 3所用存储容量为：2K 8。可扩展到4K8。A09CSD742114A09CSD302114A09CSD742114A09CSD302114WEWEWEWEWRA10A11译码器IO/M 0800H 0BFFH0C00H 0FFFH 运用衔接存储器适用的地址线，作为片选信号线： 1线

13、路简单，不需求添加逻辑部件； 2地址有重叠，能够不延续，只适用于存储容量较小的系统。 3所用存储容量为：2KB 8，无法扩展 。 4.线选法获得片选信号(十六根地址线为例A09CSD742114A09CSD302114A09CSD742114A09CSD302114A10MREQA09D070000H03FFH(32K地址重叠)0400H07FFH(32K地址重叠)WEWEWEWEWR01 例：线选法获得片选信号(十六根地址线为例A011CEO072732A011CEO072732A011CEO072732A011CEO072732A12A13A14A15A011D07000111101000

14、H1FFFH001011012000H2FFFH010010114000H4FFFH100001118000H8FFFH 运用衔接存储器适用的地址线，作为片选信号线： 1线路简单，不需求添加逻辑部件； 2地址不延续，只适用于存储容量较小的微处置器系统。 A15 A14 A13 A12 A11 A10 A9 A8 A7A0 0 0 0 1 0 0 0 0 0 0 1 1 1 1 1 1 A15 A14 A13 A12 A11 A10 A9 A8 A7A0 0 0 1 0 0 0 0 0 0 0 1 1 1 1 1 1 A15 A14 A13 A12 A11 A10 A9 A8 A7A0 0 1

15、0 0 0 0 0 0 0 0 1 1 1 1 1 1 A15 A14 A13 A12 A11 A10 A9 A8 A7A0 1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1衔接方式 3总存储容量为：16KB 8=128KBs 。 例：假设运用RAM21141K 4存储器芯片，组成1K的容 量，要求寻址区间是3000H33FFH，问地址线与数据线应如何 衔接？地址线为16根，数据线为8根 A09CSI/O042114 A09CSI/O042114A09D07D03D47 A15 A14 A13 A12 A11 A10 A9 A8 A7A0 0 0 1 1 0 0 0 0 0

16、0 1 1 1 1 逻辑关系： A15+A14+A11+A10 A13 A12 A12A13A1011A1415 = A15 A14 A11 A10 A13 A12A12 A13 A10 A11 A14 A15按地址线形状的要求，用逻辑电路，构成片选信号。片选信号Y1假设A11为0：0000H07FFH 1000H17FFH这样的地址安排就出现反复地址。 0 0 0 0 0 0 0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 例：运用61162K8组成地址范围为0000H0FFFH的存储器 衔接图，根据以下图地址线应如何衔接？A010CSO076116A

17、010CSO076116A010A11Y00000H07FFH0800H0FFFHA12A13A14A15M/IOABCGAGB1GB274LS D07 A15 A14 A13 A12 A11 A10 A9 A8 A7A001五、64K动态RAM存储器1. Intel 2164 的构造181692164 N/C DIN WE RAS A0 A2 A1 VDDVSSCASDOUTA6A3A4A5A7A0 A7 地址线DIN 数据输入DOUT 数据输出VDD：任务电源+5VVSS：地WE 写允许RAS 行地址选通CAS 列地址选通WE为低时，CPU 存储器由DIN引脚输入。WE为高时，存储器 CPU由DOUT引脚输出。2. 读周期3. 写周期送行地址送列地址DOUT输出RAS有效CAS有效WE有效(1)4.读修正写周期送行地址送列地址DIN输入WE有效(0)写入指定单元RAS有效CAS有效RAS与CAS同时有效时，有WE先读出，修正后立