双端口存储器原理实验

1、华中科技大学实验报告实验名称双端口存储器原理实验 成绩实验日期 第 2 次试验指导老师 陈国平专业 计科班号 组别学生姓名 同组学生一、实验目的1. 了解双端口静态存储器IDT7132的工作特性及其使用方法2. 了解半导体存储器怎样存储和读取数据。3. 了解双端口存储器怎样并行读写，并分析冲突产生的情况。二、实验电路图3.2双端口存储器实验电路图图3.2示出了双端口存储器的实验电路图。这里使用一片IDT7132 （2048X8位），两个端口的地址输入A8-A10引脚接地，因此实际使用的存储容量为256字节。左端 口的数据输出接数据总线 DBUS右端口的数据输出端接指令总线IBU8IDT7132

2、 有六个控制引脚：CEL#、 LR/W#、 OEL#、 CER#、 RR/W、# OER。# CEL#、 LR/W#、OEL舲制左端口读、写操作； CER# RR/W# OER控制右端口的读写操作。 CEL耽左 端口选择引脚，低电平有效；当CEL肛1时，禁止对左端口的读、写操作。LR/W舲制对左端口的读写。当LR/W#=1时，左端口进行读操作；LR/W#= 0时，左端口进行写 操作。OEL#勺作用等同于三态门，当OEL肛0时，允许左端口读出的数据送到数据总 线DBUSh;当OEL肛1时，禁止左端口的数据放到 DBUS因此，为便于理解，在以 后的实验中，我们将 OEL#H脚称为RAM_BUS#空

3、制右端口的三个引脚与左端口的三 个完全类似，这里不再赘述。有两点需要说明：（ 1） 右端口读出的数据（更确切的说法是指令）放到指令总线 IBUS 上而不是 数据总线DBUS然后送到指令寄存器IR。（ 2） 所有数据 / 指令的写入都使用左端口，右端口作为指令端口，不需要进行数据的写入，因此我们将右端口处理成一个只读端口， 已将RR/W#定接高电平，OER# 固定接地。这两点请同学好好理解。存储器左端口的地址寄存器 AR和右端口的地址寄存器 PC都使用2片74LS163 具有地址递增的功能。同时，PC在以后的实验当中也起到程序计数器的作用。左右端口的数据和左右端口的地址都有特定的显示灯显示。 存

4、储器地址和写入数据都由实验 台操作板上的二进制开关分时给出。当LDAR世0时，AR在T2时从DBU能收来自SW7SW0勺地址；当A" 1 = 1时， 在T2存储器地址加1。LDAR#口 A" 1不能同时有效。在下一个时钟周期，令 CEL肛 0, LR/W肛0,则在T2的上升沿开始进行写操作，将 SW7SW0祓置的数据经DBUS 写入存储器。三、实验任务1. 按图 3.2 所示，将有关控制信号和二进制开关对应接好，仔细复查一遍，然 后接通电源。2. 将二进制数码开关SW7SW0（SWM最低位）设置为00H,将其作为存储器 地址置入AR然后将二进制开关的00H作为数据写入RAM

5、K用这个方法， 向存储器的10H 20H 30H 40H单元依次写入10H 20H 30H和40Ho3. 使用存储器的左端口，依次将第2 步存入的 5 个数据读出，观察各单元中存入的数据是否正确。记录数据。注意：禁止两个或两个以上的数据源同时向数据总线上发送数据！ 在本实验中， 当存储器进行读出操作时， 务必将 SW_BUS# 的三态门关闭。而当向AR送入数据时，双端口存储器也不能被选中。4. 通过存储器的右端口，将第2 步存入的 5 个数据读出，观察结果是否与第 3步结果相同。记录数据。5. 双端口存储器的并行读写和访问冲突。将CEL# CER#时置为0,使存储器的左右端口同时被选中。当 A

6、R和PC的地址 不相同时，没有访问冲突；地址相同时，由于都是读操作，也不会冲突。如果左右端 口地址相同， 且一个进行读操作， 一个进行写操作， 就会发生冲突。 检测冲突的方法：观察两个端口的“忙”信号输出指示灯BUSYL#BUSYR#BUSYL#/BUSYR#B?（为0） 时，不一定发生冲突，但发生冲突时，BUSYL#/BUSY*亮。四、实验要求1 .做好实验预习，掌握IDT7132双端口存储器的功能特性和使用方法。2 .写出实验报告，内容是：(1) 实验目的。(2) 实验任务3的数据表格。(3) 实验任务4的数据表格。(4) 实验任务5的检测结果。五、实验步骤1. 置DP=1,DB=0编程开

7、关拨到正常位置。按电路图要求，将有关控制信号和二进制开关对应接好，反复检查后，接通电源数据通路LDAR#LDPC#CEL#LR/W#RAM_BUS# CER#SW_BUS#电平开关K0K1K2K3K4K5K6AR+1和PC+1两个信号接地.3.将二进制数码开关SW7-SW0(SWO最低位)设置为00H,将其作为存储器地址 置入AR;然后将二进制开关的00H作为数据写入RAW.用这个方法，向存储 器的 10H,20H,30H,40H 单元依次写入 10H,20H,30H,40H.任务：将 00H,10H,20H,30H,40H分另I写入存储器单元 00H,10H,20H,30H,40H.(1)令

8、 K0(LDAR#)=0, K2(CEL#)=1, K4(RAM_BUS#)=1, K5(CER#)=1, K6(SW_BUS#)=0.数:瑞通路LDAR#LDPC#CEL#LR/W#RAM_BUS# CER#SW_BUS#电平开关K0K1K2K3K4K5K6状态0X1X110置 SW7-SW0=00H,SW7SW6SW5SW4SW3SW2SW1SW000000000按QD®钮，将00H打入地址寄存器AR.(2)令 K0(LDAR#)=1, K2(CEL#)=0, K3(LR/W#)=0, K4(RAM_BUS#)=1,K5(CER#)=1, K6(SW_BUS#)=0.数据通路LD

9、AR#LDPC#CEL#LR/W#RAM_BUS#CER#SW_BUS#电平开关K0K1K2K3K4K5K6状态1x00110置 SW7-SW0=00H,SW7SW6SW5SW4SW3SW2SW1SW000000000按Q加钮，将00H写入存储器00H单元.(3)重复1和2,只是改变SW7-SW0另1为10H,20H,30H,40H,分另I将 10H,20H,30H,40H写入存储器单元10H,20H,30H,40H.实验数据记录表：存储单元地 址存储单元数据/ 指令00H00H10H10H20H20H30H30H40H40H3.使用存储器的左端口，依次将第2步存入的5个数据读出，观察各单元中

10、存入的数据 是否正确.记录数据。(注意：禁止两个或两个以上的数据源同时向数据总线上发送数 据!在本实验中，当存储器进行读出操作时，务必将SW_BUS#三态门关闭.而当向AR 送入数据时，双端口存储器也不能被选中.)任务：从左端口读出存储器00H,10H,20H,30H,40H的内容.(1)令 K0(LDAR#)=0, K2(CEL#)=1, K4(RAM_BUS#)=1, K5(CER#)=1, K6(SW_BUS#)=0.数据通路LDAR#LDPC#CEL#LR/W#RAM_BUS#CER#SW_BUS#电平开关K0K1K2K3K4K5K6状态0X1X110置 SW7-SW0=00H,SW7

11、SW6SW5SW4SW3SW2SW1SW000000000按QD®钮，将00H打入地址寄存器AR.(2)先令 K6(SW_BUS#)=1再令 K2(CEL#)=0, K3(LR/W#)=1, K4(RAM_BUS#)=0,K5(CER#)=1,则在数据总线DBUSh显示出存储器单元00H的内容00Ho 重复1和2的方法,只是改变1中SW7-SW0值分别为10H,20H,30H,40H,则可 在数据总线DBUSh观察到存储器单元10H,20H,30H,40H的内容分别为 10H,20H,30H,40H.实验结果记录表1:存储单元地 址存储单元数据/ 指令DBUS!示结果00H00H00

12、I 00 100I 0010H10H0001000020Hr 20H00口000:0030H30H001 11 1001 0040H40H010000004.通过存储器的右端口，将第2步存入的5个数据读出，观察结果是否与第3步结果相 同.记录数据。任务：从右端口读出存储器00H,10H,20H,30H,40H的内容.(1)令 K1(LDPC#)=0, K2(CEL#)=1, K4(RAM_BUS#)=1, K5(CER#)=1, K6(SW_BUS#)=0.数据通路LDAR#LDPC#CEL#LR/W#RAM_BUS#CER#SW_BUS#电平开关K0K1K2K3K4K5K6状态X01X110

13、置 SW7-SW0=00H,SW7SW6SW5SW4SW3SW2SW1SW000000000按Q或钮，将00H打入PC.(2)令 K6(SW_BUS#)=1, K2(CEL#)=1, K5(CER#)=1,则在指令总线 旧US上显示出 存储器单元00H的内容00H. 重复1和2的方法，只是改变1中SW7-SW0值分别为10H,20H,30H,40H,则可 在指令总线 旧US上观察到存储器单元10H,20H,30H,40H的内容分别为 10H,20H,30H,40H.实验结果记录表2:存储单元地 址存储单元数据/ 指令旧US显示结果00H00H0000000010H10H0001000020H2

14、0H00r 1000:0030H30H001 11001 0040H40H010000005.双端口存储器的并行读写和访问冲突。(1)令 K0(LDAR#)=0, K1(LDPC#)=0, K2(CEL#)=1, K4(RAM_BUS#)=1,K5(CER#)=1, K6(SW_BUS#)=0.数据通路LDAR#LDPC#CEL#LR/W#RAM_BUS#CER#SW_BUS#电平开关K0K1K2K3K4K5K6状态001X110置 SW7-SW0=30H,SW7SW6SW5SW4SW3SW2SW1SW000110000按QDR钮，将30H打入地址寄存器AR和程序计数器PC.(2)置 K6(S

15、W_BUS#)=1, K3(LR/W#)=1, K4(RAM_BUS#)=0先 令 K5(CER#)=0, K2(CEL#)=1,这时BUSYL指令灯不亮.令K2(CEL#)=0,这时BUSYL指令灯亮， 表示左端口在右端口之后和右端口同时对同一个地址读，数据总线DBUS®示30H,指令总线 旧US也显示30H.再令K2(CEL#)=1,BUSYL指示灯恢复不亮.(3)置 K6(SW_BUS#)=1, K3(LR/W#)=1, K4(RAM_BUS#)=0先 令 K2(CEL#)=0, K5(CER#)=1,这时BUSYR#示灯不亮.令K5(CER#)=0,这时BUSYR#示灯亮，表示右端口在 左端口之后和左端口同时对同一个地址读，数据总线DBUS1示30H,指令总线 IBUS也显示 30H.再令 K5(CER#)=1, BUSYR能示灯恢复不亮.(注意：将 CEL#,CER#时置为0,使存储器的左右端口同时被选中.当AR和PC的地址不 相同时，由于都是读操作，