数字电子技术第三章

1、3 逻辑门电路逻辑门电路3.1 MOS逻辑门电路逻辑门电路3.2 TTL逻辑门电路逻辑门电路3.5 逻辑描述中的几个问题逻辑描述中的几个问题3.6 逻辑门电路使用中的几个实际问题逻辑门电路使用中的几个实际问题3.1 MOS逻辑门逻辑门3.1.1 数字集成电路简介数字集成电路简介3.1.2 逻辑门的一般特性逻辑门的一般特性3.1.3 MOS开关开关及其等效电路及其等效电路3.1.4 CMOS反相器反相器3.1.5 CMOS逻辑门电路逻辑门电路3.1.6 CMOS漏极开路门和三态输出漏极开路门和三态输出门电路门电路3.1.7 CMOS传输门传输门3.1.8 CMOS逻辑门电路的技术参数逻辑门电路的

2、技术参数1 . 逻辑门逻辑门: :实现基本逻辑运算和复合逻辑运算的单元电路。实现基本逻辑运算和复合逻辑运算的单元电路。2. 逻辑门电路的分类逻辑门电路的分类二极管门电路二极管门电路三极管门电路三极管门电路TTL门电路门电路MOS门电路门电路PMOS门门CMOS门门逻辑门电路逻辑门电路分立门电路分立门电路集成门电路集成门电路NMOS门门3.1.1 数字集成电路简介数字集成电路简介 (了解了解)1.CMOS集成电路集成电路: :广泛应用于超大规模、甚大规模集成电路广泛应用于超大规模、甚大规模集成电路 4000 4000系列系列74HC 74HCT74VHC 74VHCT速度慢速度慢与与TTL不不兼

3、容兼容抗干扰抗干扰功耗低功耗低74LVC 74VAUC速度加快速度加快与与TTL兼容兼容负载能力强负载能力强抗干扰抗干扰功耗低功耗低速度两倍于速度两倍于74HC与与TTL兼容兼容负载能力强负载能力强抗干扰抗干扰功耗低功耗低低低( (超低超低) )电压电压速度更加快速度更加快与与TTL兼容兼容负载能力强负载能力强抗干扰功耗低抗干扰功耗低 7474系列系列74LS系列系列74AS系列系列 74ALS2.TTL 集成电路集成电路: :广泛应用于中、大规模集成电路广泛应用于中、大规模集成电路3.1.1 数字集成电路简介数字集成电路简介 (了解了解)1. 1. 输入和输出的高、低电平输入和输出的高、低电

4、平 vO vI 驱动门驱动门G1 负载门负载门G2 1 1 输出高电平的下限值输出高电平的下限值 VOH(min)输入低电平的上限值输入低电平的上限值 VIL(max)输入高电平的下限值输入高电平的下限值 VIH(min)输出低电平的上限值输出低电平的上限值 VOL(max)输出输出高电平高电平+VDD VOH(min)VOL(max) 0 G1门门vO范围范围 vO 输出输出低电平低电平 输入输入高电平高电平VIH(min) VIL(max) +VDD 0 G2门门vI范围范围 输入输入低电平低电平 vI 实验演示实验演示3.1.2 逻辑门电路的一般特性逻辑门电路的一般特性(重要概念重要概念

5、)VNH 当前级门输出高电平的最小当前级门输出高电平的最小值时值时允许负向噪声电压的最大值允许负向噪声电压的最大值。负载门输入高电平时的噪声容限：负载门输入高电平时的噪声容限：VNL 当前级门输出低电平的最大当前级门输出低电平的最大值时值时允许正向噪声电压的最大值。允许正向噪声电压的最大值。负载门输入低电平时的噪声容限负载门输入低电平时的噪声容限：2. 噪声容限噪声容限VNH =VOH(min)VIH(min) VNL =VIL(max)VOL(max)在保证输出电平不变的条件下，输入电平允许波动的范围。它表在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力。示门电路

6、的抗干扰能力。 1 驱动门驱动门 vo 1 负载门负载门 vI 噪声噪声 3.1.2 逻辑门电路的一般特性逻辑门电路的一般特性(重要概念重要概念)类型类型参数参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或或tPHL(ns)782.10.93.传输延迟时间传输延迟时间传输延迟时间是表征门电路开关速度传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入形的作用下，其输出波形相对于输入波形延迟了多长的时间波形延迟了多长的时间。CMOS电路传输延迟时间电路传输延迟时

7、间 tPHL 输出输出 50% 90% 50% 10% tPLH tf tr 输入输入 50% 50% 10% 90% 3.1.2 逻辑门电路的一般特性逻辑门电路的一般特性(重要概念重要概念)4. 4. 功耗功耗静态功耗：静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流时电源总电流ID与电源电压与电源电压VDD的乘积。的乘积。5. 5. 延时延时 功耗积功耗积是速度功耗综合性的指标是速度功耗综合性的指标. .延时延时 功耗积功耗积，用符号，用符号DP表示表示扇入数：取决于逻辑门的输入端的个数。扇入数：取决于逻辑门的输入端的个数。

8、6. 6. 扇入与扇出数扇入与扇出数动态功耗动态功耗：指的是电路在输出状态转换时的功耗。：指的是电路在输出状态转换时的功耗。对于对于TTL门电路来说，静态功耗是主要的。门电路来说，静态功耗是主要的。CMOS电路的静态功耗非常低，电路的静态功耗非常低，CMOS门电路有动态功耗门电路有动态功耗3.1.2 逻辑门电路的一般特性逻辑门电路的一般特性(重要概念重要概念)扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目（a)带拉电流负载带拉电流负载 当负载门的个数增加时，总的拉电流将增加，会引起输出高当负载门的个数增加时，总的拉电流将增加

9、，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。门的个数。 高电平高电平扇出数扇出数:IOH : :驱动门的输出端为高电平电流驱动门的输出端为高电平电流IIH : :负载门的输入电流负载门的输入电流。)()(IHOHOH负载门驱动门IIN3.1.2 逻辑门电路的一般特性逻辑门电路的一般特性(重要概念重要概念)(b)带灌电流负载带灌电流负载 当负载门的个数增加时，总的灌电流当负载门的个数增加时，总的灌电流IOL将增加，同时也将将增加，同时也将引起输出低电压引起输出低电压VOL的升高。当输出为低电平，并且保证不

10、超的升高。当输出为低电平，并且保证不超过输出低电平的上限值。过输出低电平的上限值。IOL ：驱动门的输出端为低电平电流：驱动门的输出端为低电平电流IIL ：负载门输入端电流：负载门输入端电流NIIOLOLIL()()驱动门负载门扇出系数：min(NOL,NOH)3.1.2 逻辑门电路的一般特性逻辑门电路的一般特性(重要概念重要概念)电路类型电路类型电源电电源电压压/V传输延传输延迟时间迟时间/ns静态功耗静态功耗/mW功耗延迟积功耗延迟积/mW-ns直流噪声容限直流噪声容限输出逻输出逻辑摆幅辑摆幅/VVNL/VVNH/VTTLCT54/7451015150CT54LS/74L

11、S57.52HTL158530255077.513ECLCE10K系列系列5.2225500.1550.1250.8CE100K系列系列4.50.7540300.1350.1300.8CMOSVDD=5V5455103225 1032.23.45VDD=15V151215103180 1036.59.015高速高速CMOS5811038 1031.01.55各类数字集成电路主要性能参数的比较各类数字集成电路主要性能参数的比较3.1.2 逻辑门电路的一般特性逻辑门电路的一般特性(重要概念重要概念)：MOS管工作在可变电阻区，输出低电平管工作在可变电阻区，输出低电平: : M

12、OS管截止，管截止， 输出高电平输出高电平当当I VT实验演示实验演示DGSDGS3.1.3 COMS开关及其等效电路开关及其等效电路MOS管相当于一个由管相当于一个由vGS控制的无触点开关。控制的无触点开关。MOS管工作在可变电阻区，管工作在可变电阻区，相当于开关相当于开关“闭合闭合”，输出为低电平。输出为低电平。MOS管截止，管截止，相当于开关相当于开关“断开断开”输出为低电平。输出为低电平。当输入为低电平时：当输入为低电平时：当输入为高电平时：当输入为高电平时：3.1.3 COMS开关及其等效电路开关及其等效电路VDD TP TN vOvI NPDDTT(|)VVV1.1.工作原理工作原

13、理3.1.4 COMS反相器反相器TP，TN参数对称，输入高电平和低参数对称，输入高电平和低电平时，总是一个导通，一个截止，即电平时，总是一个导通，一个截止，即处于互补状态，所以把这种电路结构称处于互补状态，所以把这种电路结构称为互补对称结构。为互补对称结构。 CMOS反相器是由反相器是由NMOS管管TN和和PMOS管管TP组成的互补式电路采用单一组成的互补式电路采用单一正电源供电，正电源供电，TP和和TN的栅极的栅极G并联为反并联为反相器的输入端，漏极相器的输入端，漏极D并联作为反相器并联作为反相器的输出端。工作时，的输出端。工作时，TP的源极接电源正的源极接电源正极，极，TN的源极接地。的

14、源极接地。+VDD+10VD1S1vIvOTNTPD2S23.1.4 COMS反相器反相器VDD TP TN vOvI CMOS反相器是由反相器是由NMOS管管TN和和PMOS管管TP组成的互补式电组成的互补式电路采用单一正电源供电路采用单一正电源供电.NPTT:GSNGSPVVNMOSVVPMOS管导通管导通1.1.工作原理工作原理VDD TP TN vOvI VDD 0VUGSN =0 VTNTN管截止；管截止；|UGSP|=VDDVTP TP管导通。管导通。OHDDOFFDDONOFFVVRVRR 电路中电流近似为零（忽略电路中电流近似为零（忽略TN的截止漏电流）的截止漏电流）,VDD主

15、要降落在主要降落在TN上，输出为高电平上，输出为高电平VOH。功耗极低。功耗极低。当当vI=0=vIL时时 vO=VDD=VOH3.1.4 COMS反相器反相器1.1.工作原理工作原理VDD TP TN vOvI 0当当vI=0=vIL时时 VDDvO=VDD=VOHUGSN = VDD VTNTN管导通；管导通；|UGSP|=0 VTP TP管截止。管截止。OL0DDONONOFFVVRRR 电路中电流近似为零（忽略电路中电流近似为零（忽略TP的截止漏电流）的截止漏电流）,VDD主要降落在主要降落在TP上，输出为低电平上，输出为低电平VOL。功耗极低。功耗极低。当当vI=1=VIH时时 vO

16、=VDD=VOHOIVV3.1.4 COMS反相器反相器实验演示实验演示2.2.传输特性传输特性V DD T P + VSGP v O v I + T N i D VGSNCMOS反相器的传输特性反相器的传输特性 AL1vI(A)0vO(L)1逻辑真值表逻辑真值表103.1.4 COMS反相器反相器3.3.工作速度工作速度0VDD0VDDVDD TP TN vOvI CLVDD TP TN vOvI CLCOMS反相器的充放电时间常数较小，平均传输延迟约为10nS 在电容负载情况下，它的开通时间与关闭时间是相等的，在电容负载情况下，它的开通时间与关闭时间是相等的，电路具有互补对称的性质。电路具

17、有互补对称的性质。 3.1.4 COMS反相器反相器 （a）当）当A=B=，TP1TP2导导通通,TN1TN2截止截止,输出高电平输出高电平1.LAB （b）当）当A=B=1 ，TP1TP2截截止止,TN1TN2导通导通,输出低电平输出低电平0. （c）当）当A=1，B=0 ，TP1TN2截截止止,TP2TN1导通导通,输出高电平输出高电平1.1.1.与非门电路与非门电路3.1.5 COMS逻辑门电路逻辑门电路vA+VDD+10VTP1TN1TP2TN2ABLvBvL1.1.与非门电路与非门电路3.1.5 COMS逻辑门电路逻辑门电路vA+VDD+10VTP1TN1TP2TN2ABLvBvLA

18、B&N输入的与非门的电路结构输入的与非门的电路结构?输入端增加有什么问题输入端增加有什么问题?实验演示实验演示LAB+LA B2.2.或非门电路或非门电路3.1.5 COMS逻辑门电路逻辑门电路+VDD+10VTP1TN1TN2TP2ABL（a）当）当A=B=，TP1TP2导导通通,TN1TN2截止截止,输出高电平输出高电平1.（b）当）当A=B=1 ，TP1TP2截截止止,TN1TN2导通导通,输出低电平输出低电平0.（c）当）当A=1，B=0，TP1TN2截截止止,TP2TN1导通导通,输出低电平输出低电平0.+LA B2.2.或非门电路或非门电路3.1.5 COMS逻辑门电路逻辑

19、门电路+VDD+10VTP1TN1TN2TP2ABLN输入的或非门的电路结构输入的或非门的电路结构?输入端增加有什么问题输入端增加有什么问题?AB1实验演示实验演示3.3.异或门电路异或门电路3.1.5 COMS逻辑门电路逻辑门电路LABXAB（a）当）当A=B=,X=1,TN5导通导通,L=0。TN4,TN3截止截止,TP3,TP4导通导通,TP5截截止止.（b）当）当A=B=1,X=0,TN4导通导通TN3导通导通,L=0。TP3,TP4截止截止,TN5截止截止.（c）当）当A=0,B=1,X=0,TN4导通导通,TP3截止截止,TN3截止截止;TP5导通导通L=1,TN5截截止止.异或门

20、：不同出异或门：不同出1，相同出，相同出0 基基本本逻逻辑辑功功能能电电路路 基基本本逻逻辑辑功功能能电电路路 输输入入保保护护缓缓冲冲电电路路 输输出出缓缓冲冲电电路路 vi vo 采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。电路具有相同的输入和输出特性。4.4.输入输出保护电路和缓冲电路输入输出保护电路和缓冲电路3.1.5 COMS逻辑门电路逻辑门电路BABAL 输入、输出端加了反相器作为缓冲电路，所以电路的逻辑输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非

21、功能功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能4.4.输入输出保护电路和缓冲电路输入输出保护电路和缓冲电路3.1.5 COMS逻辑门电路逻辑门电路（1）CMOS漏极开路门的结构及符号漏极开路门的结构及符号输出短接，在一定情况下会产输出短接，在一定情况下会产生低阻通路，大电流有可能导生低阻通路，大电流有可能导致器件的损毁，并且无法确定致器件的损毁，并且无法确定输出是高电平还是低电平。输出是高电平还是低电平。 3.1.6 CMOS漏极开路（漏极开路（OD）门和三态输出门电路）门和三态输出门电路 +VDDT N1T N2AB+VDDAB01实验演示实验演示1.COMS1.COMS漏极开路门

22、电路漏极开路门电路C D Rp VDD L A B & & (c) (c) 可以实现线与功能可以实现线与功能; ;CDABLCDAB +VDDVSSTP1TN1TP2TN2ABLA B L 电路电路(b)(b)与非逻辑不变与非逻辑不变Rp VDD L A B 漏极开路门输出连接漏极开路门输出连接(a)(a)工作时必须外接电源和电阻工作时必须外接电源和电阻; ; 逻辑符号逻辑符号ABL& 实验演示实验演示实验演示实验演示3.1.6 CMOS漏极开路（漏极开路（OD）门和三态输出门电路）门和三态输出门电路1.COMS1.COMS漏极开路门漏极开路门（1）CMOS漏极开路门的

23、结构及符号漏极开路门的结构及符号Rp VDD L A B C D Rp的值愈小，负载电容的充电时间的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快常数亦愈小，因而开关速度愈快。但功耗大但功耗大, ,且可能使输出电流超过允且可能使输出电流超过允许的最大值许的最大值IOL(max） 。电路带电容负载电路带电容负载1 10 0CL LRp的值大，可保证输出电流不能超的值大，可保证输出电流不能超过允许的最大值过允许的最大值IOL(max）、）、功耗小功耗小。但负载电容的充电时间常数亦愈大，但负载电容的充电时间常数亦愈大，开关速度因而愈慢开关速度因而愈慢。3.1.6 CMOS漏极开路（漏极开路（

24、OD）门和三态输出门电路）门和三态输出门电路1.COMS1.COMS漏极开路门漏极开路门（2）上拉电阻对）上拉电阻对OD门动态性能的影响门动态性能的影响最不利的情况：最不利的情况：只有一个只有一个 OD门导通，门导通，110为保证低电平输出为保证低电平输出OD门的门的输输出电流不能超过允许的最大值出电流不能超过允许的最大值 IOL(max)且且VO=VOL(max） ，Rp不不能太小能太小。当当VO=VOL(DDOL(max)p(min)OL max)IL(total)VVRII IL(total)pOLDDOLIRVVI(min)(max)(max) +V DDIILRP&n&

25、;m&kIIL（total)IOL（max)3.1.6 CMOS漏极开路（漏极开路（OD）门和三态输出门电路）门和三态输出门电路1.COMS1.COMS漏极开路门漏极开路门（3）上拉电阻的计算）上拉电阻的计算(了解了解)+V DDRP&n&m&111IIH（total)IOZ（total)为使得高电平不低于规定的为使得高电平不低于规定的VOH的最小值，则的最小值，则Rp的选择不能过大。的选择不能过大。Rp的最大值的最大值Rp(max) ：DDOH (min)p(max )OZ(total)IH(total)VVRII 当当VO=VOH3.1.6 CMOS漏极开路

26、（漏极开路（OD）门和三态输出门电路）门和三态输出门电路1.COMS1.COMS漏极开路门漏极开路门（3）上拉电阻的计算）上拉电阻的计算(了解了解)1TP TN VDD L A EN & 1 1 EN A L 1 0011截止截止导通导通111高阻高阻 0 输出输出L输入输入A使能使能EN0011 10 00截止截止导通导通010截止截止截止截止X1逻辑功能：高电平有效的同相逻辑门逻辑功能：高电平有效的同相逻辑门0 1实验演示实验演示3.1.6 CMOS漏极开路（漏极开路（OD）门和三态输出门电路）门和三态输出门电路2.2.三态输出门电路三态输出门电路( (重点重点) )1BUS21E

27、N1D2D2ENENEN=0100111DZ1D1D传递至数据总线传递至数据总线2D传递至数据总线传递至数据总线三态门应用举例三态门应用举例3.1.6 CMOS漏极开路（漏极开路（OD）门和三态输出门电路）门和三态输出门电路2.2.三态输出门电路三态输出门电路( (重点重点) )TP vI /vO TN vO /vI C C +5V 5V 电路电路vI /vO vO /vI C C T G 逻辑符号逻辑符号I / Oo/IC等效电路等效电路3.1.7 CMOS传输门传输门(了解了解)当当C =5V,5CV 5VVI5V，DS均导通，模拟开关闭合均导通，模拟开关闭合TN和和 TP的的G极作控制端

28、极作控制端, 由互补信号由互补信号C和和 控制控制 TN和和TP结构对称，结构对称，S极和极和D极可互换极可互换GGCTP：UGS 2V, 导通导通5V-5V 若若5VVI3V： 管管TN： UGS=5-Vi2V , TN的的DS导通导通 若若3VVI5V： 管管TP： UGS=5Vi2V , TP的的DS导通导通 3.1.7 CMOS传输门传输门(了解了解)当当C =5V,5CV5VVI5V，DS均截止，模拟开关断开均截止，模拟开关断开TN和和 TP的的G极作控制端极作控制端, 由互补信号由互补信号C和和 控制控制 TN和和TP结构对称，结构对称，S极和极和D极可互换极可互换GGCTP：UG

29、S 2V, 导通导通 若若5VVI5V： 管管TN： UGS= 5 Vi 2V , TP的的DS截止截止 -5V5V实验演示实验演示3.1.7 CMOS传输门传输门(了解了解)传输门的应用举例：传输门组成的数据选择器传输门的应用举例：传输门组成的数据选择器C=0：TG1导通导通, TG2断开断开 L=XTG2导通导通, TG1断开断开 L=YC=1：12作业练习：作业练习：multisim实现实现3.1.7 CMOS传输门传输门(了解了解)CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过到或者超过TTLTTL器件的水平。器件的水

30、平。CMOS器件的功耗低、扇出数大、器件的功耗低、扇出数大、噪声容限大、静态功耗小、动态功耗随频率的增加而增加。噪声容限大、静态功耗小、动态功耗随频率的增加而增加。参数参数系列系列传输延迟时间传输延迟时间tpd/ns(CL=15pF)功耗功耗/mW延时功耗积延时功耗积 /pJ4000B751 1MHz10574HC101.5 1MHz1574HCT131 1MHz13BiCMOS2.90.00037.50.0008722CMOS门电路各系列的性能比较门电路各系列的性能比较3.1.8 CMOS逻辑门电路的技术参数逻辑门电路的技术参数(了解了解)vivOT2T1+VDDvi为高电平时，为高电平时，

31、 vo为低电平为低电平vi为低电平时，为低电平时， vo为高电平为高电平当输入电压为高电平时，当输入电压为高电平时，T1导通导通当输入电压为低电平时，当输入电压为低电平时，T1截止截止T2仍导通仍导通T1为工作管，为工作管， T2为负载管为负载管112DSODDDSDSRvVRR 1Vvo VDDVT3-10K100-200K（低电平）（低电平） （高电平）（高电平） OivvNMOSNMOS反相器反相器3.1.9 NMOS逻辑门电路逻辑门电路(了解了解) 当当A、B中有一个为高电平时，中有一个为高电平时，T1、T2有一个导通，输出有一个导通，输出0 A、B都为低电平时，都为低电平时，T1、T

32、2均均截止，输出为截止，输出为1。 由于由于T1、T2是并联的，增加输入端的个数不会引起输出低电平的变化。这是并联的，增加输入端的个数不会引起输出低电平的变化。这给制造多输入端的或非门带来方便。故给制造多输入端的或非门带来方便。故NMOS门电路是以或非门为基础的。门电路是以或非门为基础的。 L+VDDBT3T2AT1T1 T2为工作管，为工作管， T3为负载管为负载管BYT3T2+VDDAT1Y= ?3.1.9 NMOS逻辑门电路逻辑门电路(了解了解)BALABY 3.2 TTL逻辑门（了解）逻辑门（了解）3.2.1 BJT的开关特性的开关特性3.2.2 基本基本BJT反相器的动态特性反相器的

33、动态特性3.2.3 TTL反相器的基本电路反相器的基本电路3.2.4 TTL逻辑门电路逻辑门电路3.2.5 集电极开路门和三态集电极开路门和三态门门电路电路iB 0，iC 0，vOVCEVCC，c、e极之间近似于开路。极之间近似于开路。vI=0V时时:iB 0，iC 0，vOVCE0.2V，c、e极之间近似于短路。极之间近似于短路。vI=5V时时:3.2.1 BJT的开关特性的开关特性 (了解了解)1.BJT1.BJT的开关特性的开关特性从截止到导通从截止到导通开通开通时间时间ton(=td+tr)从导通到截止从导通到截止关闭时间关闭时间toff(= ts+tf)BJT饱和与截止两种状态的相饱

34、和与截止两种状态的相互转换需要一定的时间才能完成。互转换需要一定的时间才能完成。3.2.1 BJT的开关特性的开关特性 (了解了解)2.BJT2.BJT的开关时间的开关时间CL的充、放电过程均需经历一定的充、放电过程均需经历一定的时间，必然会增加输出电压的时间，必然会增加输出电压 O波波形的上升时间和下降时间，导致基形的上升时间和下降时间，导致基本的本的BJT反相器的开关速度不高。反相器的开关速度不高。若带电容负载：若带电容负载：故需设计有较快开关速度的实用型故需设计有较快开关速度的实用型TTL门电路。门电路。 3.2.2 基本基本BJT反相器的动态性能反相器的动态性能 (了解了解)输出级输出

35、级T3、D、T4和和Rc4构构成推拉式的输出级。成推拉式的输出级。用于提高开关速度用于提高开关速度和带负载能力。和带负载能力。中间级中间级T2和电阻和电阻Rc2、Re2组成，从组成，从T2的集电结和发射的集电结和发射极同时输出两个相极同时输出两个相位相反的信号，作位相反的信号，作为为T T3 3和和T T4 4输出级的输出级的驱动信号；驱动信号； Rb1 4k W Rc2 1.6k W Rc4 130 W T4 D T2 T1 + vI T3 + vO 负载 Re2 1K W VCC(5V) 输入级输入级 中间级中间级输出级输出级 输入级输入级T1和电阻和电阻Rb1组成。用于提组成。用于提高电

36、路的开关速度高电路的开关速度3.2.3 TTL反相器的基本电路反相器的基本电路(了解了解)1.1.电路组成及工作原理电路组成及工作原理（1）当输入为高电平）当输入为高电平 （ I = 3.6V） 4k 1.6k 130 T 4 D T2 T 1 + v I T3 + v O 负载 Re2 1KVCC (5V) Rc4 Rc2 Rb1 1(3.6V)4.3V2.1V (钳位)T1发射结集发射结集电结倒置的电结倒置的放大状态放大状态T2 T3饱和导通饱和导通 0.2VI 高电平(3.6V)T1倒置放大T2饱和T3饱和T4截止D截止O低电平(0.2V) 0.7V 0.9V输出为低电平输出为低电平3.

37、2.3 TTL反相器的基本电路反相器的基本电路(了解了解)1.1.电路组成及工作原理电路组成及工作原理（2）当输入为低电平）当输入为低电平 （ I = 0.2V） 4k 1.6k 130 T 4 D T2 T 1 + v I T3 + v O 负载 Re2 1KVCC (5V) Rc4 Rc2 Rb1 0(0.2V)0.9VT2 T3截止截止I 低电平(0.2V)T1饱和T2截止T3截止T4放大D导通O低电平(0.2V)T1饱和导通饱和导通3.6V O=VCCRC2IBT4VTVD 50.70.7 =3.6V输出为高电平输出为高电平3.2.3 TTL反相器的基本电路反相器的基本电路(了解了解)

38、1.1.电路组成及工作原理电路组成及工作原理输入输入A输出输出L0110逻辑真值表逻辑真值表 逻辑表达式逻辑表达式 L = A 饱和饱和截止截止T4低电平低电平截止截止截止截止饱和饱和倒置工作倒置工作高电平高电平高电平高电平导通导通导通导通截止截止饱和饱和低电平低电平输出输出D4T3T2T1输入输入3.2.3 TTL反相器的基本电路反相器的基本电路(了解了解)1.1.电路组成及工作原理电路组成及工作原理实验演示实验演示 T1e e bc eeb cA& BALB3.2.4 TTL逻辑门电路逻辑门电路(了解了解)1.TTL1.TTL与非门电路与非门电路 任一输入端为低电平时任一输入端为低

39、电平时0:0:TTL与非门各级工作状态与非门各级工作状态 IT1T2T4T5 O输入全为高电输入全为高电平平 (3.6V)倒置使用的放大倒置使用的放大状态状态饱和饱和截止截止饱和饱和低电平低电平（0.2V）输入有低电平输入有低电平 (0.2V)深饱和深饱和截止截止放大放大截止截止高电平高电平（3.6V）当全部输入端为高电平时当全部输入端为高电平时1 1： 输出低电平输出低电平0 0 输出高电平输出高电平 实验演示实验演示3.2.4 TTL逻辑门电路逻辑门电路(了解了解)1.TTL1.TTL与非门电路与非门电路若若A、B中有一个为高电平中有一个为高电平1:若若A、B均为低电平均为低电平0:T2A

40、和和T2B均将截止，均将截止，T3截止。截止。 T4和和D饱和，饱和，输出为高电平输出为高电平1。T2A或或T2B将饱和，将饱和，T3饱和，饱和，T4截止，截止，输出为低电平输出为低电平0。BAL 逻辑表达式逻辑表达式实验演示实验演示3.2.4 TTL逻辑门电路逻辑门电路(了解了解)2.TTL2.TTL或非门电路或非门电路vOHvOL VCC(5V) Rb1 4k Rc2 1.6k Rc4 130 T4 A B C T1 T2 D Re2 1k T3 VCC(5V) Rb1 4k Rc2 1.6k Rc4 130 T4 A B C T1 T2 D Re2 1k T3 3.2.5 集电极开路门和

41、三态门电路集电极开路门和三态门电路(了解了解)1.1.集电极开路门电路集电极开路门电路L = A BOC门输出端连接实现线与门输出端连接实现线与VCC T1 Re2 Rc2 Rc4 Rb1 T2 T3 T4 D A B L VCC T1 Re2 Rc2 Rb1 T2 T3 A B L VCCC D RP VDD L A B & & 实验演示实验演示实验演示实验演示3.2.5 集电极开路门和三态门电路集电极开路门和三态门电路(了解了解)1.1.集电极开路门电路集电极开路门电路当当EN=1= 3.6V时时EN数据输入端数据输入端输出端输出端LAB10010111011103.2.5

42、 集电极开路门和三态门电路集电极开路门和三态门电路(了解了解)2.2.三态输出门电路三态输出门电路当当EN=0= 0.2V时时EN数据输入端数据输入端输出端输出端L LAB10010111011100高阻高阻高电平高电平使能使能高阻状态高阻状态与非逻辑与非逻辑 ZL ABLCS = 0_CS =1逻辑符号逻辑符号ABEN & L EN作业练习：作业练习：multisim实现实现3.2.5 集电极开路门和三态门电路集电极开路门和三态门电路(了解了解)2.2.三态输出门电路三态输出门电路3.5.1 正负逻辑问题正负逻辑问题3.6 逻辑描述中的几个问题逻辑描述中的几个问题（理解）（理解）3.

43、5.2 基本逻辑门的等效符号及其应用基本逻辑门的等效符号及其应用A BLL LHL HHH LHH HLA BL0 010 111 011 10A BL1 101 000 100 01逻辑电平表示逻辑电平表示负逻辑表示负逻辑表示正逻辑正逻辑VOH ：1VOL ：0负逻辑负逻辑VOL ：1VOH ：0正逻辑表示正逻辑表示LABLAB与与或或非非非非与非与非或非或非2.2.正负逻辑的等效变换正负逻辑的等效变换3.5.2 正负逻辑问题正负逻辑问题1.1.正负逻辑的规定正负逻辑的规定3.5.2 正负逻辑门电路的等效符号及其应用正负逻辑门电路的等效符号及其应用1.1.基本逻辑门电路的等效符号基本逻辑门电

44、路的等效符号LABABAB&AB111AB1BABAL B A LAB 1 BAL & B A 3.5.2 正负逻辑门电路的等效符号及其应用正负逻辑门电路的等效符号及其应用 & B A B A ABBAL 1 L=AB BABAL B A 1 & B A L=A+B BAABL BABAL & B A L 1 & D C & B A L 1 & D C & B A L & & D C 利用逻辑门等效符号，可实现对逻辑电路进行变换，利用逻辑门等效符号，可实现对逻辑电路进行变换，在不改变逻辑电路功能的前提下简化

45、电路，能减少实现电路在不改变逻辑电路功能的前提下简化电路，能减少实现电路的门的种类或芯片的种类的门的种类或芯片的种类 & 3.5.2 正负逻辑门电路的等效符号及其应用正负逻辑门电路的等效符号及其应用2. 2. 逻辑门等效符号的应用逻辑门等效符号的应用 RE & 1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 D0 D1 D2 D3 D4 D5 D6 D7 IC L EN AL G1 G2 控制电路控制电路3.5.2 正负逻辑门电路的等效符号及其应用正负逻辑门电路的等效符号及其应用3.3.逻辑门等效符号强调低电平有效逻辑门等效符号强调低电平有效 RE & L G2 A

46、L & AL G2 L RE & AL G2 L RE 如如RE、AL都要求高电平有效，都要求高电平有效，EN高电平有效高电平有效如如RE、AL都要求低电平有效，都要求低电平有效，EN高电平有效高电平有效如如RE、AL都要求高电平有效，都要求高电平有效，EN低电平有效低电平有效3.5.2 正负逻辑门电路的等效符号及其应用正负逻辑门电路的等效符号及其应用3.3.逻辑门等效符号强调低电平有效逻辑门等效符号强调低电平有效3.6.1 各各种门电路之间的接口问题种门电路之间的接口问题3.6 逻辑门电路使用中的几个实际问题逻辑门电路使用中的几个实际问题（了解）（了解）3.6.2 门门电路带

47、负载时的接口问题电路带负载时的接口问题3.6.3 抗干扰措施抗干扰措施3.6.1 各种门电路之间的接口问题各种门电路之间的接口问题 在数字电路或系统设计中，往往由于工作速度或功耗指标的要在数字电路或系统设计中，往往由于工作速度或功耗指标的要求，需要采用多种逻辑器件混和使用。如求，需要采用多种逻辑器件混和使用。如TTL和和CMOS混和使用。混和使用。 由于每种器件的电压和电流参数各不相同，因而需要采用接口由于每种器件的电压和电流参数各不相同，因而需要采用接口电路进行匹配，一般需要考虑下面三个条件：电路进行匹配，一般需要考虑下面三个条件：1.1.驱动器件必须能满足负载器件的灌电流要求。驱动器件必须能满足负载器件的灌电流要求。2.2.驱动器件必须对负载器件提供足够的拉电流。驱动器件必须对负载器件提供足够的拉电流。3.3.驱动器件的输出电压必须处在负载器件所要求的输入电压范围。驱动器件的输出电压必须处在负载器件所要求的输入电压范围。 条件条件1 1、2 2属于扇出系数问题，条件属于扇出系数问题，条件3 3属于兼容性问题属于兼容性问题 在某些设计中，如噪声容限、输入输出电容、开关速度等参数在某些设计中，如噪声容限、输入输