ROM存储器内涵EPROM2716存储器地介绍

1、课堂教学实施方案授课时间:课题：只读存储器ROM主存储器的设计5.3只读存储器ROM指在微机系统的在线运行过程中， 只能 对其进行读操作，而不能进行写操作的一类 存储器，在不断发展变化的过程中，ROMS 件也产生了掩模 ROMPROMEPRO、EEPROI 等各种不同类型。一、掩模ROM如图4-11所示，是一个简单的 4X 4 位的MOS R0存储阵列，采用单译码方式。 这时，有两位地址输入，经译码后，输出四 条字选择线，每条字选择线选中一个字，此a字地址译码器1 ,丄_-1-nI*b A da i-iruLr-I LrLJF 6L-位线4 6 Ld_13JP3位线2h-位线1时位线的输出即为

2、这个字的每一位此时，若有管子与其相连（如位线 1 和位线4）,则相应的MOSt就导通，这些 位线的输出就是低电表平，表示逻辑“ 0” 而没有管子与其相连的位线（如位线 2和 位线3）,则输出就是高电平，表示逻辑“ 1” 二、可编程的ROM浮空多SiO2晶硅栅P+N基体P+字线EPROM掩模ROM勺存储单元在生产完成之后, 其所保存的信息就已经固定下来了，这给(a)(b)位线使用者带来了不便。为了解决这个矛盾，设计制造了一种可由用户通过简易设备写入信息的RO器件，即可编程的ROM又称为PROMPROM的类型有多种，我们以二极管破坏型 PRO为例来说明其存储原理这种PRO存储器在出厂时，存储体中每

3、条字线和位线的交叉处都是两个反向串联的二极管的PN结，字线与位线之间不导通，此时，意味着该存储器中所有的存储内容均为“1”如果用户需要写入程序，则要通过专门的 PROMH入电路，产生足够大的电流把要写入“ 1”的那个存储位上的二极管击穿，造成这个 PN结短路，只剩下顺向的二极管跨连字线和位线，这时，此位就意味着写入了 “1”读出的操作同掩模ROM除此之外，还有一种熔丝式 PROM用户编程时，靠专用写入电路产生脉冲电流，来烧断指 定的熔丝，以达到写入“ 1”的目的。对PRO来讲，这个写入的过程称之为固化程序。由于击穿的二极管不能再正常工作，烧断后的 熔丝不能再接上，所以这种 ROM器件只能固化一

4、次程序，数据写入后，就不能再改变了。三、可擦除可编程的ROM1 基本存储电路可擦除可编程的ROM又称为EPROM它的基本存储单元的结构和工作原理如图4-12所示。与普通的P沟道增强型MOSI路相似，这种EPROM!路在N型的基片上扩展了两个高浓度 的P型区，分别引出源极（S）和漏极（D），在源极与漏极之间有一个由多晶硅做成的栅极，但 它是浮空图图4-12 P 沟道EPRO结构示意图的，被绝缘物SiO2所包围。在芯片制作完成时，每个单元的浮动栅极上都没有电荷，所以管子内没有导电沟道，源极与漏极之间不 导电，其相应的等效电路如图4-12（b）所示，此时表示该存储单元保存的信息为“ 1”。向该单元写

5、入信息“ 0”:在漏极和源极（即S）之间加上十25v的电压，同时加上编程脉冲 信号（宽度约为50ns），所选中的单元在这个电压的作用下，漏极与源极之间被瞬时击穿，就会 有电子通过SiO2绝缘层注入到浮动栅。在高压电源去除之后，因为浮动栅被SiO2绝缘层包围，所以注入的电子无泄漏通道，浮动栅为负，就形成了导电沟道，从而使相应单元导通，此时说 明将0写入该单元。清除存储单元中所保存的信息：必须用一定波长的紫外光照射浮动栅，使负电荷获取足够 的能量，摆脱SiO2的包围，以光电流的形式释放掉，这时，原来存储的信息也就不存在了。由这种存储单元所构成的 ROM存储器芯片，在其上方有一个石英玻璃的窗口，紫外

6、线正是 通过这个窗口来照射其内部电路而擦除信息的，一般擦除信息需用紫外线照射1520分钟。2. EPROM芯片 In tel 2716Intel2716 是一种2KX 8的EPROI存储器芯片，双列直插式封装，24个引脚，其最基本的 存储单元，就是采用如上所述的带有浮动栅的MOS管，其它的典型芯片有letel 2732/27128/27512 等。（1） 芯片的内部结构Intel 2716 存储器芯片的内部结构框图如图 4-13（b）所示，其主要组成部分包括：Vcc地VppA76A5A4A3A2AiAoOoOi123456789101112242322212019181716151413VCC

7、A 8AgVppOEA10CE0706O5O4一03一三三三EO入输址irA OA输岀允许片选和编程逻辑y译码x译码数据输岀Oo6输岀缓冲y 门*16K Bit.存储矩阵(a)引脚分配图(b)内部结构框图图4-13 Intel 2716的内部结构及引脚分配?存储阵列；Intel2716存储器芯片的存储阵列由2KX8个带有浮动栅的MOS管构成，共可保 存2KX 8位二进制信息；? X译码器：又称为行译码器，可对 7位行地址进行译码；? Y译码器：又称为列译码器，可对 4位列地址进行译码；?输出允许、片选和编程逻辑：实现片选及控制信息的读 /写；?数据输出缓冲器：实现对输出数据的缓冲。(2) 芯片

8、的外部结构：Intel2716具有24个引脚，其引脚分配如图4-13(a)所示，各引脚的功能如下：? AioAo :地址信号输入引脚，可寻址芯片的 2K个存储单元；? 070:双向数据信号输入输出引脚；? CE :片选信号输入引脚，低电平有效，只有当该引脚转入低电平时，才能对相应的芯片进 行操作；? OE ：数据输出允许控制信号引脚，输入，低电平有效，用以允许数据输出；? Vcc : +5v电源，用于在线的读操作；? VPP: +25v电源，用于在专用装置上进行写操作；? GND 地。.Intel2716的工作方式与操作时序 读方式这是Intel2716连接在微机系统中的主要工作方式。在读操作

9、时，片选信号ce应为低电平,输出允许控制信号oe也为低电平其时序波形如图4-14所示。读周期由地址有效开始，经时间tACC后，所选中单元的内容就可由存储阵列中读出，但能 否送至外部的数据总线，还取决于片选信号 ce和输出允许信号OE。时序中规定，必须从CE有 效经过tcs时间以及从OE有效经过时间toE，芯片的输出三态门才能完全打开，数据才能送到数 据总线。值，请下工图4-14 Intel2716读时序波形上述时序图中参数的具体地址参考有关的技术手册。CE除了读方式外，2716还有如作方式：0E输出 禁止方式; 备用方式; 写入方式; 校核方式; 编程。四、电可擦除可编程序的 RO(Elect

10、ro nic Erasible Programmable ROM)电可擦除可编程序的 ROM也称为EEPROM卩 WPROM EPROI管子的结构示意图如图4-15所示。 它的工作原理与EPROM!似，当浮动栅上没有电荷 时，管子的漏极和源极之间不导电，若设法使浮动 栅带上电荷，则管子就导通。在 PROM中，使浮 动栅带上电荷和消去电荷的方法与 EPROM中是不 同的。在WPROM中，漏极上面增加了一个隧道二 极管，它在第 二栅与漏极之间的电压 VG的作用下（在电场的作用下），可以使电荷通过它流向浮动栅（即起编程作用）；若VG的极性相反也可以使电荷从浮动 栅流向漏极（起擦除作用），而编程与擦除

11、所用的电流是极小的，可用极普通的电源就可供给 VGE2PROI的另一个优点是：擦除可以按字节分别进行（不像 EPROM擦除时把整个芯片的内容 全变成“ 1”。由于字节的编程和擦除都只需要10ms并且不需特殊装置，因此可以进行在线的 编程写入。常用的典型芯片有 2816/2817/2864等。五、快擦型存储器（F1ash Memory）快擦型存储器是不用电池供电的、高速耐用的非易失性半导体存储器，它以性能好、功耗 低、体积小、重量轻等特点活跃于便携机（膝上型、笔记本型等）存储器市场，但价格较贵。快擦型存储器具有EEPRO的特点，又可在计算机内进行擦除和编程，它的读取时间与DRA 相似，而写时间与

12、磁盘驱动器相当。快擦型存储器有5V或12V两种供电方式。对于便携机来讲, 用5V电源更为合适。快擦型存储器操作简便，编程、擦除、校验等工作均已编成程序，可由配 有快擦型存储器系统的中央处理机予以控制。快擦型存储器可替代EEPRQM在某些应用场合还可取代SRA M尤其是对于需要配备电池后 援的SRAM系统，使用快擦型存储器后可省去电池。快擦型存储器的非易失性和快速读取的特点， 能满足固态盘驱动器的要求，同时，可替代便携机中的ROM以便随时写入最新版本的操作系统。 快擦型存储器还可应用于激光打印机、条形码阅读器、各种仪器设备以及计算机的外部设备中。 典型的芯片有27F256/28F016/28F0

13、20等。5. 4. 2存储器芯片的扩展及其与系统总线的连接微机系统的规模、应用场合不同，对存储器系统的容量、类型的要求也必 不相同，一般情况下，需要用不同类型，不同规格的存储器芯片，通过适当的 硬件连接，来构成所需要的存储器系统，这就是本节所需要讨论的内容。一、 存储器芯片与CPU勺连接1. 引言在微型系统中，CPU对存储器进行读写操作，首先要由地址总线给出地 址信号，选择要进行读/写操作的存储单元，然后通过控制总线发出相应的读 /写 控制信号，最后才能在数据总线上进行数据交换。所以，存储器芯片与CPU之间的连接，实质上就是其与系统总线的连接，包括：? 地址线的连接；? 数据线的连接；? 控制

14、线的连接；在连接中要考虑的问题有以下几个方面：2. CPU总线的负载能力在设计CPUS片时，一般考虑其输出线的直流负载能力，为带一个TTL负载。现在的存储器一般都为 MOSI路，直流负载很小，主要的负载是电容 负载，故在小型系统中，CPU是可以直接与存储器相连的，而较大的系统中， 若CPU勺负载能力不能满足要求，可以（就要考虑 CPU能否带得动，需要时 就要加上缓冲器，）由缓冲器的输出再带负载。3. CPU勺时序和存储器的存取速度之间的配合问题CPU在取指和存储器读或写操作时，是有固定时序的，用户要根据这些来确定对存储器存取 速度的要求，或在存储器已经确定的情况下，考虑是否需要Tw周期，以及如

15、何实现。4. 存储器的地址分配和片选问题内存通常分为RAM和 ROM两大部分，而RAM又分为系统区（即机器的监控程序或操作系统占 用的区域）和用户区，用户区又要分成数据区和程序区，ROM的分配也类似，所以内存的地址分 配是一个重要的问题。另外，目前生产的存储器芯片，单片的容量仍然是有限的，通常总是要 由许多片才能组成一个存储器，这里就有一个如何产生片选信号的问题。5控制信号的连接CPU在与存储器交换信息时，通常有以下几个控制信号（对8088/8086来说）：1O/M（ IO/ M ）， RD, WR以及WAIT信号。这些信号如何与存储器要求的控制信号相连， 以实现所需的控制功能。二、存储器芯片

16、的扩展存储器芯片扩展的方法有以下两种：1存储器芯片的位扩充适用场合：存储器芯片的容量满足存储器系统的要求，但其字长小于存储器系统的要求。例1用1KX 4的2114芯片构成IK X 8的存储器系统。分析：由于每个芯片的容量为1K,故满足存储器系统的容量要求。但由于每个芯片只能提供4位数据，故需用2片这样的芯片，它们分别提供4位数据至系统的数据总线，以满足存储器系 统的字长要求。设计要点：将每个芯片的10位地址线按引脚名称一一并联，按次序逐根接至系统地址总线的低 10位。 数据线则按芯片编号连接，1号芯片的4位数据线依次接至系统数据总线的 D0-D3，2号芯片 的4位数据线依次接至系统数据总线的

17、D-D7。两个芯片的WE端并在一起后接至系统控制总线的存储器写信号（如CPU为8086/8088，也可 由WR和IO /M或IO/ M的组合来承担）。CS引脚也分别并联后接至地址译码器的输出， 而地址译码器的输入则由系统地址总线的高位 来承担。具体连线见图4-16。当存储器工作时，系统根据高位地址的译码同时选中两个芯片，而地址码的低位也同时到达每一个芯片，从而选中它们的同一个单元。在读/写信号的作用下，两个芯片的数据同时读出， 送上系统数据总线，产生一个字节的输出，或者同时将来自数据总线上的字节数据写入存储器。A11M/IO A10A9Ao8088 wrDoD3D4D7译码器Yo2114Ao

18、WEI/O . . . I/O图 4-16根据硬件连线图，我们还可以进 位地址）地址码A15.A12A11 A 10A 9.A0xx00000 0 0 0 Hxx00110 3 F F H芯片的地址范围dcs9A -2114Ao WEI/O . . . I/O用2114组成1KX 8的存储器连线步分析出该存储器的地址分配范围如下:（假设只考虑16x表示可以任选值，在这里我们均选0。这种扩展存储器的方法就称为位扩展，它可以适用于多种芯片，如可以用8片2164A组成一个64KX 8的存储器等。2 存储器芯片的字扩充适用场合：存储器芯片的字长符合存储器系统的要求，但其容量太小。例2用2KX 8的27

19、16A存储器芯片组成8KX 8的存储器系统。分析：一由于每个芯片的字长为8位，故满足存储器系统的字长要求。但由于每个芯片只能提供 2K个存储单元，故需用4片这样的芯片，以满足存储器系统的容量要求。设计要点：同位扩充方式相似。先将每个芯片的11位地址线按引脚名称一一并联，然后按次序逐根接至系统地址总线的低11位。将每个芯片的8位数据线依次接至系统数据总线的 D0-D7。两个芯片的oe端并在一起后接至系统控制总线的存储器读信号 （这样连接的原因同位扩充方 式），它们的CE引脚分别接至地址译码器的不同输出，地址译码器的输入则由系统地址总线的高位 来承担。连线见图4-17。12A11M/IOA10Ao

20、8088 rdDoD7A10CEA10CEA10CEA10CEA0 2176A0 2176A0 2176A0 2176Oe (1)qOETOE4OEO0O0O0O0O707O707图4-17用2716组成8KX 8的存储器连线当存储器工作时，根据高位地址的不同，系统通过译码器分别选中不同的芯片，低位地址 码则同时到达每一个芯片，选中它们的相应单元。在读信号的作用下，选中芯片的数据被读出， 送上系统数据总线，产生一个字节的输出。同样，根据硬件连线图，我们也可以进一步分析出该存储器的地址分配范围如下表：(假设 只考虑16位地址)地址码芯片的地址范围对应芯片编号Al5 .A13A12A11A10 A

21、 9 .A 0XX000000 0 0 0 H27M6-1XX001110 7 F F HXX010000 8 0 0 H2：16-2XX011110 F F F HXX100001 0 0 0 H27M6-3XX101111 7 F F HXX110001 8 0 0 H27M6-4XX111111 F F F HX表示可以任选值，在这里我们均选0这种扩展存储器的方法就称为字扩展，它同样可以适用于多种芯片，如可以用8片27128(16kX 8)组成一个128KX 8的存储器等。3同时进行位扩充与字扩充适用场合：存储器芯片的字长和容量均不符合存储器系统的要求，这时就需要用多片这样的芯 片同时进

22、行位扩充和字扩充，以满足系统的要求。例3用1KX 4的2114芯片组成2KX 8的存储器系统。分析：由于芯片的字长为4位，因此首先需用采用位扩充的方法，用两片芯片组成1KX 8的存储器。再采用字扩充的方法来扩充容量，使用两组经过上述位扩充的芯片组来完成。设计要点：每个芯片的10根地址信号引脚宜接接至系统地址总线的低 10位，每组两个芯片的4 位数据线分别接至系统数据总线的高/低四位。地址码的A。、Ai经译码后的输出，分别作为两组 芯片的片选信号，每个芯片的 we控制端直接接到CPU的读/写控制端上，以实现对存储器的读/ 写控制。硬件连线如图4-18AhA102:4译码M/IOWRA0A9D7D

23、 0AoA9CS 2114 旋D7D4寸 0A0A9CS 2114WED3D 0器图4-18 用2114组成2KX 8的存储器连线当存储器工作时，根据高位地址的不同，系统通过译码器分别选中不同的芯片组，低位地 址码则同时到达每一个芯片组，选中它们的相应单元。在读/写信号的作用下，选中芯片组的数据被读出，送上系统数据总线，产生一个字节的输出，或者将来自数据总线上的字节数据写入 芯片组。同样，根据硬件连线图，我们也可以进一步分析出该存储器的地址分配范围如下：（假设只考虑16位地址）地址码芯片组的地址范围对应芯片组编号Al5 . A13A 12A 11a10 A9 . A0XXX00000 0 0

24、0H2114-1XXX00110 3 F F:HXXX01000 4 0 (H2114-2XXX01110 7 F 1:HX表示可以任选值，在这里我们均选0思考：从以上地址分析可知，此存储器的地址范围是 0000H-07FFH如果系统规定存储器的地址 范围从0800H开始，并要连续存放，对以上硬件连线图该如何改动呢？由于低位地址仍从 0开始，因此低位地址仍直接接至芯片组。于是，要改动的是译码器和高位地址的连接。我们可以将两个芯片组的片选输入端分别接至译码器的丫2和丫3输出端，即当Ai、A10为10时，选中2114-1，则该芯片组的地址范围为 0800H-0BFFH,而当Ai、A10为11时，

25、选中2114-2，则该芯片组的地址范围为0C00H-0FFFH同时，保证高位地址为0（即A15-A12为0）。这样，此存储器的地址范围就是 0800H-0FFFH了。（具体连线自 A10 一可J去后一页己考虑）以上例子所采用的片选控制的译码方式称为全译码方式，.：去前一页 这种译码电路较复杂，但是，由此选中的每一组的地址是确定MREQ且唯一的。有时，为方便起见，也可以直接用高位地址（如A。A15中的任一位）来控制片选端。例如用Ao来控制，如图所示。 粗看起来，这两组的地址分配与全译码时相同，但是当用A。这一个信号作为片选控制时，只要A10二0, A11A5可为任意值都选中第一组；而只要A= 1，A A15可为任意值都选中第二组。 这种选片控制方式称为线选法。线选法节省译码电路，设计简单，但必须注意此时芯片的地址分布以及各自的地址重叠区， 以免出现错误。例4 一个存储器系统包括2K RAM和8K ROM分别用1KX 4的2114芯片和2KX 8的2716芯片 组成。要求ROM勺地址从1000H开始，RAM勺地址从3000H开始。完成硬件连线及相应的地址分 配表。图4-20 2K RAM 和8K ROM存储器系统连线图分析：该存