DSP在片外围电路ppt课件

1、宋华军宋华军中国石油大学华东信控学院中国石油大学华东信控学院TMS320C54xTMS320C54x在片外围电路在片外围电路3.1 3.1 通用通用I/OI/O引脚：引脚：XFXF和和BIOBIO3.2 3.2 定时器定时器3.3 3.3 时钟发生器时钟发生器3.4 3.4 主机接口主机接口3.5 3.5 串行口串行口3.6 3.6 外部总线外部总线3.7 3.7 可编程分区开关可编程分区开关TMS320C54xTMS320C54x在片外围电路在片外围电路3.1 3.1 通用通用I/OI/O引脚引脚受软件控制的公用引脚：受软件控制的公用引脚：BIOBIO和和XFXFBIOBIO引脚用法举例：引

2、脚用法举例：XC 2XC 2，BIOBIOBIOBIO为低，执行后面一条双字或为低，执行后面一条双字或2 2条单字条单字指令指令XFXF引脚用法举例：引脚用法举例：SSBXSSBXXFXFRSBXRSBXXFXFvvoid main()vv for(;)v v asm( ssbxXF ); /将XF置1v Delay(100);v asm( rsbxXF ); /将XF清0v Delay(100); v v 3.2 3.2 定时器定时器片内定时器方框图片内定时器方框图vPRDPRD：周期存放器：周期存放器vTIMTIM：定时存放器：定时存放器v (-1(-1计数器计数器) )vTCRTCR：定

3、时器控制：定时器控制v 存放器存放器vTDDRTDDR：定时器分频：定时器分频v 系数存放器系数存放器vPSCPSC：定时器预先定：定时器预先定v 标计数器标计数器表表 定时器的三个存放器定时器的三个存放器Timer0地址地址Timer1地址地址存放器存放器阐明阐明0024H0030HTIM定时器存放器，每计数一次自动减定时器存放器，每计数一次自动减10025H0031HPRD定时器周期存放器，当定时器周期存放器，当TIM减为减为0后，后，CPU自动将自动将PRD的值装入的值装入TIM0026H0032HTCR定时器控制存放器，包含定时器的定时器控制存放器，包含定时器的控制和形状位控制和形状位

4、1 1、定时器控制存放器、定时器控制存放器TCRTCR2 2、条件定时器控制存放器、条件定时器控制存放器TCRTCR的功能的功能3 3、定时中断的周期、定时中断的周期4 4、定时器的用法、定时器的用法3.2 3.2 定时器定时器1 1、定时器控制存放器、定时器控制存放器TCRTCRTCRTCR中包含有定时器的控制位和形状位中包含有定时器的控制位和形状位15-12 11 10 9-6 5 4 3-0 保保留留 soft Free PSC TRB TSS TDDR 2 2、条件定时器控制存放器、条件定时器控制存放器TCRTCR的功能的功能3 3、定时中断的周期、定时中断的周期CLKOUTCLKOU

5、TTDDRTDDR1 1PRDPRD1 1其中：其中： CLKOUTCLKOUT时钟周期时钟周期 TDDRTDDR定时器分频系数定时器分频系数 PRDPRD定时器时间常数定时器时间常数( (周期存放器周期存放器) )4 4、定时器的用法、定时器的用法v封锁定时器封锁定时器v 只需将只需将TCRTCR的的TSSTSS位置位置1 1，切断时钟输入，切断时钟输入，v 定时器停顿任务，减小功耗定时器停顿任务，减小功耗v定时器初始化定时器初始化v 1 1将将TCRTCR的的TSSTSS位置位置1 1封锁定时器封锁定时器v 2 2加载加载PRDPRDv 3 3加载加载TCRTCR使使TDDRTDDR初始化

6、，令初始化，令TSSTSS位为位为0 0，v TRBTRB位置位置1 1，启动定时器，启动定时器v开放定时中断开放定时中断v 1 1将将IFRIFR中的中的TINTTINT位置位置1 1，去除尚未处，去除尚未处置完的置完的v 定时器中断定时器中断v 2 2将将IMRIMR中的中的TINTTINT位置位置1 1，开放定时中，开放定时中断断v 3 3将将ST1ST1中的中的INTMINTM位清位清0 0，从整体上开，从整体上开放中断放中断v复位时复位时vTIMTIM和和PRDPRD都置成都置成FFFFFFFF，定时器的分频系，定时器的分频系数数TCRTCR和和TDDRTDDR位清位清0 0，定时器

7、开场任务，定时器开场任务4 4、定时器的用法、定时器的用法读演示程序读演示程序3.3 3.3 时钟发生器时钟发生器组成：内部振荡器和锁相环组成：内部振荡器和锁相环PLLPLL电路两部分电路两部分参考时钟参考时钟 X1 X2/CLKINC1C2Crystal方法方法1 1：外接晶体：外接晶体 X1 X2/CLKINCrystal方法方法2 2：外部时钟信号由引脚：外部时钟信号由引脚 X2/CLKINX2/CLKIN输入输入 ( X1( X1空空 ) )锁相环任务原理v锁相环路是一种反响电路，锁相环的英文全称是Phase-Locked Loop,简称PLL。其作用是使得电路上的时钟和某一外部时钟的

8、相位同步。锁相环在任务的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压坚持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环称号的由来。 3.3 3.3 时钟发生器时钟发生器3.3.13.3.1硬件配置硬件配置PLLPLL3.3.23.3.2软件可编程软件可编程PLLPLL3.3.1 3.3.1 硬件配置硬件配置PLLPLL硬件配置硬件配置PLLPLL：经过：经过C54xC54x的的3 3个引脚个引脚CLKMD1CLKMD1、CLKMD2CLKMD2 和和CLKMD3CLKMD3的形状，选定时钟方式：的形状，选定时钟方式：不用不用PLLPLL时，时，CPUCPU

9、的时钟频率等于晶体振荡器频率或的时钟频率等于晶体振荡器频率或 外部时钟频率的一半；外部时钟频率的一半；假设用假设用PLLPLL时，时，CPUCPU的时钟频率等于晶体振荡器频率或的时钟频率等于晶体振荡器频率或 外部时钟频率乘以系数外部时钟频率乘以系数N NPLLPLLN N，运用，运用PLLPLL可以可以 运用比运用比CPUCPU时钟低的外部时钟信号，以减少高速开关时钟低的外部时钟信号，以减少高速开关 时钟所呵斥的高频噪声。时钟所呵斥的高频噪声。时钟方式的配置时钟方式的配置3.3.2 3.3.2 软件可编程软件可编程PLLPLL软件可编程软件可编程PLL具有高度的灵敏性具有高度的灵敏性其时钟定标

10、器提供各种时钟乘法器系数，并能直其时钟定标器提供各种时钟乘法器系数，并能直接接 接通和关断接通和关断PLLPLL的锁定定时器可以用于延迟转换的锁定定时器可以用于延迟转换PLL的时钟的时钟方式方式 直到锁定为止。经过软件编程，可选用两种时直到锁定为止。经过软件编程，可选用两种时钟方式钟方式PLL方式：其比例系数共方式：其比例系数共31种种, 靠锁相环电路完成靠锁相环电路完成分频分频DIV方式：其比例系数为方式：其比例系数为1/2和和1/4,在此在此 方式下，片内方式下，片内PLL电路不电路不任务任务 以降低功耗以降低功耗复位时的时钟方式复位时的时钟方式C5402C5402CLKMCLKMD1D1

11、CLKMCLKMD2D2CLKMCLKMD3D3CLKMDCLKMD存存放器放器时钟方式时钟方式0 00 00 0E007HE007H乘乘1515，内部振荡器任务，内部振荡器任务，PLLPLL任务任务0 00 01 19007H9007H乘乘1010，内部振荡器任务，内部振荡器任务，PLLPLL任务任务0 01 10 04007H4007H乘乘5 5，内部振荡器任务，内部振荡器任务，PLLPLL任务任务1 10 00 01007H1007H乘乘2 2，内部振荡器任务，内部振荡器任务，PLLPLL任务任务1 11 10 0F007HF007H乘乘1 1，内部振荡器任务，内部振荡器任务，PLLPL

12、L任务任务1 11 11 10000H0000H乘乘1/21/2，内部振荡器任务，内部振荡器任务，PLLPLL不不任务任务1 10 01 1F000HF000H乘乘1/41/4，内部振荡器任务，内部振荡器任务，PLLPLL不不任务任务0 01 11 1保管保管时钟方式存放器时钟方式存放器CLKMDCLKMD各位域功能各位域功能比例系数与比例系数与CLKMDCLKMD的关系的关系PLLNDIVPLLNDIVPLLDIVPLLDIVPLLMULPLLMUL比例系数比例系数0 0X X0 014140.50.50 0X X15150.250.251 10 00 01414PLLMUL+1PLLMUL

13、+11 10 015151 11 11 10 0或偶数或偶数(PLLMUL+1)(PLLMUL+1)2 21 11 1奇数奇数PLLMULPLLMUL4 4时钟频率时钟频率 CPUCPU时钟频率时钟频率CLKOUTCLKOUT晶体振荡频率晶体振荡频率外部时钟频率外部时钟频率CLKINCLKIN? ?内部内部PLLPLL功能功能3.4 3.4 主机接口主机接口HPIHPI3.4.1 HPI-83.4.1 HPI-8接口的构造接口的构造3.4.2 HPI-83.4.2 HPI-8控制存放器和接口信号控制存放器和接口信号3.4.3 HPI-83.4.3 HPI-8接口与主机的衔接框图接口与主机的衔接

14、框图3.4.4 HPI3.4.4 HPI的的8 8条数据线作通用的条数据线作通用的I/OI/O引脚引脚3.4.1 HPI-83.4.1 HPI-8接口的构造接口的构造HPI-8HPI-8：一个：一个8 8位的并行口，外部主机是位的并行口，外部主机是HPIHPI的主控者，的主控者， HPI-8HPI-8作为主机的从设备，其接口包括：作为主机的从设备，其接口包括：一个一个8 8比特双向数据总线、各种控制信号及比特双向数据总线、各种控制信号及3 3个存放器个存放器片外的主机经过修正片外的主机经过修正HPIHPI控制存放器控制存放器HPICHPIC设置工设置工 作方式，经过设置作方式，经过设置HPIH

15、PI地址存放器地址存放器HPIAHPIA来指定要来指定要 访问的片内访问的片内RAMRAM单元，经过读单元，经过读/ /写数据锁存器写数据锁存器(HPID)(HPID) 来对指定存储器单元读来对指定存储器单元读/ /写写主机经过主机经过HCNTL0HCNTL0、HCNTLlHCNTLl管脚电平选择管脚电平选择3 3个存放器个存放器 中的一个中的一个HPIHPI的组成的组成vHPIHPI数据锁存器数据锁存器 (HPID)(HPID)vHPIHPI控制存放器控制存放器 (HPIC)(HPIC)vHPIHPI存储器存储器 (DARAM)(DARAM)vHPIHPI地址存放器地址存放器 (HPIA)(

16、HPIA)vHPIHPI控制逻辑控制逻辑3.4.2 HPI-83.4.2 HPI-8控制存放器和接口信号控制存放器和接口信号HPIHPI控制存放器控制存放器HPICHPIC形状位控制着形状位控制着HPIHPI操作：操作：1 1BOBBOB：字节次序位：字节次序位2 2SMODSMOD：规范：规范HPI-8HPI-8寻址方式位寻址方式位3 3DSPINTDSPINT：主机向：主机向C54xC54x发出中断位发出中断位4 4HINTHINT：C54xC54x向主机发出中断位向主机发出中断位 5 5XHPIAXHPIA：加强：加强HPI-8HPI-8扩展寻址使能位扩展寻址使能位6 6HPIENAHP

17、IENA：加强：加强HPI-8HPI-8使能形状位使能形状位HPI-8HPI-8接口信号称号及其功能接口信号称号及其功能3.4.3 HPI-83.4.3 HPI-8接口与主机的衔接框图接口与主机的衔接框图C54x HPIC54x HPI与主机链接框图与主机链接框图3.4.4 HPI3.4.4 HPI的的8 8条数据线作通用的条数据线作通用的I/OI/O引脚引脚通用通用I/OI/O控制存放器控制存放器(GPIOCR)(GPIOCR)各位的功能各位的功能3.5 C543.5 C54串行口串行口v高速全双工串行口高速全双工串行口v与其它与其它C54x C54x 器件、编码解码器、串行器件、编码解码器

18、、串行A/DA/D等接口等接口vC54xC54x串行口的三种方式：串行口的三种方式：v(1) (1) 规范同步串行口规范同步串行口SSSPSSSPv(2) (2) 缓冲串行口缓冲串行口BSPBSPv(3) (3) 时分多路串行口时分多路串行口TDMTDMv串行口可以任务在恣意低的时钟频率上串行口可以任务在恣意低的时钟频率上3.5 C543.5 C54串行口串行口1 1、串行口的组成、串行口的组成2 2、串行口引脚定义、串行口引脚定义3 3、串行口传送数据的一种接法、串行口传送数据的一种接法4 4、串行口发送数据过程、串行口发送数据过程5 5、串行口接纳数据过程、串行口接纳数据过程1 1、串行口

19、的组成、串行口的组成vDRRDRR1616位数据接纳存放器位数据接纳存放器vDXRDXR1616位数据发送存放器位数据发送存放器vRSRRSR接纳移位存放器接纳移位存放器vXSRXSR发送移位存放器发送移位存放器v控制电路控制电路2 2、串行口引脚定义、串行口引脚定义3 3、串行口传送数据的一种接法、串行口传送数据的一种接法DXFSXCLKXC54 Device 0 DRFSRCLKRC54 Device 14 4、串行口发送数据过程、串行口发送数据过程(1) (1) 将要发送的数据写到将要发送的数据写到DXRDXR(2) (2) 假设假设XSRXSR空上一个字已串行传送到空上一个字已串行传送

20、到DXDX脚，那脚，那么将么将 DXRDXR复制到复制到XSRXSR(3) (3) 在在FSXFSX和和CLKXCLKX作用下，将作用下，将XSRXSR中的数据移到中的数据移到DXDX 引脚输出引脚输出(4) (4) 一旦一旦DXRDXR中的数据复制到中的数据复制到XSRXSR后，就产生串行口后，就产生串行口 发送中断发送中断XINTXINT，通知，通知CPUCPU将新数据加载到将新数据加载到DXRDXR5 5、串行口接纳数据过程、串行口接纳数据过程(1) (1) 在在FSRFSR和和CLKRCLKR作用下，来自作用下，来自DRDR引脚的数据移位至引脚的数据移位至 RSRRSR(2) (2)

21、当当RSRRSR满一个字时，就复制到满一个字时，就复制到DRRDRR(3) (3) 一旦一旦RSRRSR复制到复制到DRRDRR后，就产生串行口接纳中断，后，就产生串行口接纳中断， 通知通知CPUCPU从从DRRDRR中读取数据中读取数据3.6 3.6 外部总线外部总线外部总线阐明外部总线阐明C54xC54x具有很强的系统接口才干具有很强的系统接口才干主要内容：主要内容：(1) (1) 外部总线接口外部总线接口 (2) (2) 外部总线操作的优先级别外部总线操作的优先级别 (3) (3) 等待形状发生器等待形状发生器 (4) (4) 分区转换逻辑分区转换逻辑 (5) (5) 外部总线接口定时图

22、外部总线接口定时图 (6) (6) 复位和复位和IDLE3IDLE3省电任务方式省电任务方式 (7) (7) 坚持方式坚持方式1 1、外部总线接口信号、外部总线接口信号信号称号信号称号 C541, C542, C541, C542, C543,C543, C545, C546C545, C546 C548C548 说说 明明 A15A0A15A0 150150 220220 地址总线地址总线 D15D0D15D0 150150 150150 数据总线数据总线 MSTRBMSTRB P P P P 外部存储器选通讯号外部存储器选通讯号 PSPS P P P P 程序空间选择信号程序空间选择信号

23、DSDS P P P P 数据空间选择信号数据空间选择信号 IOSTRBIOSTRB P P P P I/OI/O设备选通讯号设备选通讯号 ISIS P P P P I/OI/O空间选择信号空间选择信号 R/WR/W P P P P 读读/ / 写信号写信号 READYREADY P P P P 数据预备好信号数据预备好信号 HOLDHOLD P P P P 恳求控制存储器接口恳求控制存储器接口 HOLDAHOLDA P P P P 呼应呼应 HOLDHOLD 恳求恳求 MSCMSC P P P P 微形状完成信号微形状完成信号 IAQIAQ P P P P 获取指令地址信号获取指令地址信号

24、IACKIACK P P P P 中断呼应信号中断呼应信号 2 2、外部总线接口要求、外部总线接口要求v外部总线接口是一组并行接口外部总线接口是一组并行接口vMSTRBMSTRB和和 IOSTRBIOSTRB信号相互排斥信号相互排斥vPSPS、DSDS和和 ISIS信号彼此相互排斥信号彼此相互排斥vR/WR/W控制数据传送方向控制数据传送方向vREADY(READY(外部数据预备输入信号外部数据预备输入信号) )与片内软件可编程与片内软件可编程v 等待形状发生器一道，使等待形状发生器一道，使CPUCPU可与慢速存储器或可与慢速存储器或I/OI/Ov 设备接口设备接口2 2、外部总线接口要求、外

25、部总线接口要求vHOLDHOLD和和HOLDAHOLDA允许外部设备控制允许外部设备控制C54C54的外部资源的外部资源v当当PMSTPMST中的地址可见位中的地址可见位(AVIS)(AVIS)置置1 1时，时，CPUCPU执行指令的执行指令的v 内部程序存储器地址呈如今外部总线上，且内部程序存储器地址呈如今外部总线上，且IAQIAQ指令指令地地v 址采集信号有效址采集信号有效vMSCMSC微形状完成信号微形状完成信号vCPUCPU寻址片内存储器时，外部数据总线呈高阻形状，地寻址片内存储器时，外部数据总线呈高阻形状，地v 址总线、址总线、PSPS、ISIS、DSDS坚持先前形状，其它信号无效坚

26、持先前形状，其它信号无效3 3、外部总线优先级别、外部总线优先级别vC54x C54x 片内多总线构造，可以单周期内同时寻址多个片内多总线构造，可以单周期内同时寻址多个v 总线总线v外部总线仅一组，每个机器周期只能寻址一次外部总线仅一组，每个机器周期只能寻址一次v假设一个周期内，对外部存储器寻址假设一个周期内，对外部存储器寻址2 2次一次取指，次一次取指，v 一次取操作数，就会发生流水线冲突一次取操作数，就会发生流水线冲突vC54x C54x 已规定流水线各阶段操作的优先级别，自动已规定流水线各阶段操作的优先级别，自动v 缓解上述流水线冲突问题缓解上述流水线冲突问题假设一个周期内要对外部总线进

27、展：假设一个周期内要对外部总线进展： 1 1次取指，次取指，2 2次读，次读，1 1次写操作次写操作数据寻址比取指有较高的优先权数据寻址比取指有较高的优先权3 3、外部总线优先级别、外部总线优先级别4 4、等待形状发生器、等待形状发生器v目的：与慢速存储器或目的：与慢速存储器或I/OI/O设备接口设备接口v产生等待形状的两种方法：产生等待形状的两种方法：v1 1 软件可编程等待形状发生器软件可编程等待形状发生器v 最多可使外部总线周期延伸最多可使外部总线周期延伸7 7个个T Tv2 2 软件和硬件混合产生等待形状软件和硬件混合产生等待形状软件等待形状存放器软件等待形状存放器SWWSRSWWSR

28、每位的定义每位的定义软件等待形状存放器SWWSR各字段的功能5 5、软件等待形状存放器、软件等待形状存放器SWWSRSWWSR的用法的用法v用法：用法： STMSTM20212021，SWWSRSWWSRv 2021 20210 010 000 000 001 0010 010 000 000 001 001v 将在寻址将在寻址I/OI/O空间时插入空间时插入2T2T，寻址程序空间时插入，寻址程序空间时插入1T1T，寻址数据空间时不插入等待形状。寻址数据空间时不插入等待形状。软、硬件等待形状的运用软、硬件等待形状的运用DSP无论是运算还是存取数据，速度都很快，无论是运算还是存取数据，速度都很快

29、，但外部但外部 存储器或其他设备的读写周期都较长。因存储器或其他设备的读写周期都较长。因此经常用此经常用 等待方式访问外存储器。等待方式访问外存储器。DSP有软等待内等待、硬等待外等待有软等待内等待、硬等待外等待访问访问 控制以便于与不同速度的外围器件交换数控制以便于与不同速度的外围器件交换数据，同时据，同时 DSP本身的运转速度又可以坚持很高。软、本身的运转速度又可以坚持很高。软、硬件等待硬件等待 都可以分别对不同类型、不同地址范围的都可以分别对不同类型、不同地址范围的外设产生不同的等待形状数。外设产生不同的等待形状数。v1 1如何识别片内存储器与片外存储器如何识别片内存储器与片外存储器v2

30、 2如何区别片外数据存储器与程序存如何区别片外数据存储器与程序存 v 储器和储器和I/OI/O空间空间 v3 3如何确定与外部器件通讯期间数据如何确定与外部器件通讯期间数据 v 传送中方向传送中方向v4 4如何与低速设备通讯如何与低速设备通讯Q?6 6、分区转换逻辑、分区转换逻辑v可编程分区转换逻辑的功能：可编程分区转换逻辑的功能：v 当当C54x C54x 在外部存储器分区之间切换时，不需在外部存储器分区之间切换时，不需求外部为存储器插等待形状，分区转换逻辑会自动求外部为存储器插等待形状，分区转换逻辑会自动插入一个插入一个T Tv分区转换控制存放器分区转换控制存放器BSCRBSCR7 7、分

31、区转换控制存放器、分区转换控制存放器(BSCR)(BSCR)各位段的功能各位段的功能1 17 7、分区转换控制存放器、分区转换控制存放器(BSCR)(BSCR)各位段的功能各位段的功能2 28 8、外部总线接口定时图、外部总线接口定时图v访问外部存储空间或访问外部存储空间或I/OI/O空间的时序图空间的时序图v一个一个CLKOUTCLKOUT周期的定义：周期的定义：v 从一个下降沿到下一个下降沿从一个下降沿到下一个下降沿v接口定时图的作用：接口定时图的作用：v 1 1 了解一条指令执行的机器周期数。例如：了解一条指令执行的机器周期数。例如：v 存储器写存储器写2T2Tv I/O I/O读或写读

32、或写 2T2Tv 存储器读存储器读 1 1v2 2 选配外部存储器芯片或选配外部存储器芯片或I/OI/O器件器件定时图举例：存储器读读写操作定时图定时图举例：存储器读读写操作定时图在一个存储器分区中来回读，只需一个在一个存储器分区中来回读，只需一个T T8 8、外部总线接口定时图、外部总线接口定时图9 9、外部总线复位定时图、外部总线复位定时图1010、复位和、复位和IDLE3IDLE3省电任务方式省电任务方式1 1RSRS变为低电平后变为低电平后4 4个机器周期，个机器周期，PSPS、MSTRBMSTRB和和 IAQIAQ均变成高电平均变成高电平2 2RSRS变为低电平后变为低电平后5 5个

33、机器周期，个机器周期，R/WR/W变为高电平，变为高电平， 数据总线变为高阻形状，地址总线上为数据总线变为高阻形状，地址总线上为FF80hFF80h。 同时，器件内部也进入复位形状同时，器件内部也进入复位形状3 3当当RSRS终了终了( (变成高电平变成高电平) )后的外部总线形状为后的外部总线形状为: : a aRSRS变成高电平后变成高电平后5 5个机器周期，个机器周期，PSPS变成低电平变成低电平 b bRSRS变成高电平后变成高电平后6 6个机器周期，个机器周期，MSTRBMSTRB和和 IACKIACK变成低电平。再经过一个半周期之后，变成低电平。再经过一个半周期之后， CPUCPU

34、预备读数并进入正常任务形状。预备读数并进入正常任务形状。C54x C54x 复位后的总线形状复位后的总线形状1111、“唤醒唤醒IDLE3IDLE3省电方式省电方式vCPUCPU执行执行IDLE3IDLE3指令，指令，PLLPLL完全停顿任务，功耗降低完全停顿任务，功耗降低v利用外部中断利用外部中断INTnINTn、NMINMI和和RSRS终了终了IDLE3IDLE3省电省电v 任务方式任务方式v“唤醒唤醒IDLE3IDLE3的时间的时间-从退出从退出IDLE3IDLE3省电任务方省电任务方v 式并重新启动式并重新启动PLLPLL到锁定相位的时间到锁定相位的时间CPUCPU才干重才干重新新v 恢复任务恢复任务v根据根据PLLPLL乘系数值和锁定时间、时钟周期求得减法计乘系数值和锁定时间、时钟周期求得减法计v 数器起始值，并用软件方法修正时钟方式存放器数器起始值，并用软件方法修正时钟方式存放器v CLKMDCLKMDv用复位方式用复位方式“唤醒唤醒IDLE3IDLE3，不需求用减法计数器，不需求用减法计数器1111、“唤醒唤醒IDLE3IDLE3省电方式省电方式1212、坚持方式、坚持方式vC54x C54x 的的HOLDHOLD和和HOLDAHOLDA信号允许外部