FPGA与数字系统设计-实验七 数码管的动态显示电路_第1页
FPGA与数字系统设计-实验七 数码管的动态显示电路_第2页
FPGA与数字系统设计-实验七 数码管的动态显示电路_第3页
FPGA与数字系统设计-实验七 数码管的动态显示电路_第4页
FPGA与数字系统设计-实验七 数码管的动态显示电路_第5页
已阅读5页，还剩2页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、数码管的动态显示电路 实验内容实验内容 1.设计一个动态显示电路，在设计一个动态显示电路，在8个数码管个数码管上分别显示上分别显示1，3，5，7，9，A，C，F。输。输入为入为CLK，输出为段码，输出为段码SEG6.0和位控和位控SCAN7.0。 2.设计一个动态显示电路，在设计一个动态显示电路，在4个数码管个数码管上分别显示上分别显示QD3.0,QC3.0,QB3.0,QA3.0。 实验原理分析实验原理分析 LED数码管根据数码管根据LED的接法不同分为共阴的接法不同分为共阴和共阳两类。和共阳两类。 以共阴式为例，如把阴极接地，在相应段的阳极接上正电源，该段即会发光。拿8位8段共阴极数码管来

2、说，每一位都是将8个发光二极管下面简称LED的负极接在一块，这个就是位选，接上低电平算是选通该位。相同字段LED的正极连在一起，也有八根线，接上高电平即点亮相应段。 一般情况下8个位选只有一个选通，8个段选如果是数字2，那么选通的那一位数码管就会显示2，其它位数码管都是黑的。延迟一段再熄灭它，再选通另一位显示在那一位该显示的数字，延迟一段再熄灭，如此循环。人眼有暂留效应，只要8个数码管循环选通的速度足够快，人眼看起来就是几个数字稳定地显示在8位数码管上。LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.AL

3、L;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY display ISPORT( clk:IN STD_LOGIC; seg:OUT STD_LOGIC_VECTOR(6 DOWNTO 0); scan:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);END display;ARCHITECTURE behave OF display ISSIGNAL counter:STD_LOGIC_VECTOR(2 DOWNTO 0);SIGNAL xianshi:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(clk)BEGINIF (clkEVENT AND clk=1) THEN counterscan=“01111111”;xianshiscan=“10111111”;xianshiscan=“11011111”;xianshiscan=“11101111”;xianshiscan=“11110111”;xianshiscan=“11111011”;xianshiscan=“11111101”;xianshiscan=“11111110”;xianshisegsegsegsegsegsegsegsegs

人人文库> 全部分类> 毕业设计 > 任务书类

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论