一种数字频率计的设计调研报告书

1、. . . . 本科生毕业论文(设计)调研报告9 / 11一种数字频率计的设计一、 课题介绍（一） 课题主要目标任务设计的目标任务 1.基于单片机设计一个数字频率计。 2.熟悉51或 AVR单片机集成开发环境，运用C语言编写工程文件。 3.熟练应用所选用单片机部结构、资源，以与软硬件调试设备的基本方法。 4.自行构建基于单片机的最小系统，完成相关硬件电路的设计实现。 5.了解数字频率计的工作原理和实现方法，以与人机交互模块的设计。 6.学习数字检测频率计算法的软硬件实现方法。（二） 系统功能与技术性能指标完成功能 频率计又称为频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器。 技术要

2、求1.完成单片机最小系统设计； 2.精确完成频率检测的设计和实现（精度要求：检测1V-5V频率在1Hz-1MHz周期信号的周期，误差不超过1%）； 3.完成软件对硬件检测和调试工作；简要工作原理：其最基本的工作原理为：当被测信号在特定时间段T的周期个数为N时，则被测信号的频率f=N/T。二、课题文献综述1、基于EDA技术的频率计系统设计1） 金琳2）容提要：基于EDA技术设计的频率计，依赖功能强大的计算机，利用硬件描述语言VHDL语言和EDA软件来完成对系统硬件功能的实现，打破了传统电子电路设计方法。采用EDA技术设计的电子电路，把具有控制功能的各个模块程序下载到一块芯片上，它代替了原有的许许

3、多多单元电路或单片机的控制芯片和大量的外围电路，使电子电路设计更加灵活方便。 从实验结果上看，采用EDA技术设计的电子电路，可以弥补传统硬件电子电路设计中的不足。在硬件设计中不能完成的仿真实验可以在软件设计中实现，这是EDA技术设计的最大优点。同时程序在EDA软件平台Max+plusII上编译仿真后使结果更加清晰，波形测试点读数精确，参数调节方便。因此软件仿真设计可以节省设计资源，减少设计步骤，缩短设计周期。3）基本工作原理：测频的原理归结成一句话，即在单位时间对被测信号进行计数。图1说明了测频的原理与误差产生的原因。4）结论：在本次毕业设计中，我主要采用功能强大的计算机，利用硬件描述语言VH

4、DL和EDA技术设计3位十进制数字显示的数字式频率计系统，使用时只要按照测频量程需要，选择合适的时基信号即闸门时间，对输入被测信号进行计数，即可实现测频的目的。它打破了传统意义上的单兀电路或单片机技术实现的电子电路设计方法，大大简化了电路结构提高电路的稳定性，节约能源。 本论文首先介绍了EDA技术的发展背景、应用围和设计中应用的部分功能。接下来说明设计的频率计的功能，设计思路与采用的电子兀件简介，各兀器件的连接和电路布线。最后用HDL语言与汇编语言进行软件编写，经过多次调试与修改，最终基本上实现了设计的要求。2、数字频率计中C语言编程的研究1） 艾红、王捷2）摘要：在单片机应用系统中利用C语言

5、编程具有一定优点。介绍了用C语言实现数字频率计的软件设计。介绍了C语言使用中几个关键问题。并对一数字频率计的主程序、显示程序中小数点处理程序进行了论述。全部软件编程不是采用常规的汇编语台，而是利用C语言强大的浮点运算能力，实现频率计的软件设计。因此提高了频率计的测量精度。具有一定的实用价值。关键词：频率测量；单片机；C语言；周期3）C51语言使用中几个关键问题：在数字频率计中，没有采用常用的汇编语言，全部软件用C语言编程。8051中一片机的C语言编译器简称C51。C51程序有且仅有一个名为main的主程序。a、用#include在C语言源程序中包含库文件。例如:#include<reg5

6、1.h> b、为了能直接访问特殊功能寄存器SFR, C51提供了一种自主形式的定义方法，这是标准C语言中所没有的，仅适于单片机编程。例如:sfr TMOD= 0X89;c、对于片外的1/ 0扩展，用“#define”语句进行定义如:# define PORT A XBYTE0xffc0;d、实时中断程序的编程方法。中断函数的声明方法如下：void <函数名>(void) interrupt中断向量代号using部寄存器组代号 4）结论：木文的工作基础是应用单片机设计的数字频率计利用C语言进行中一片机应用系统数字频率计的设计，不仅编程简单，精度高，而且避免了汇编语言在进行乘除法

7、运算时要考虑采用浮点运算的要求与汇编语言相比编程语句大大减少数字频率计的全部软件均经过了调试。并进行了误差分析频率的测量围从1Hz到1M Hz，具有一定的实用价值。3、基于量程自动转换的频率计设计 1） 吴建新 2）摘要：给出了基于EDA技术并结合测频法和测周法来设计一个频率测量系统的具体方案，该方案在高频时采用测频法，而在低频时采用测周法，且两种测量方法在频率分界点可以自动转换，从而在一片FPGA芯片上实现了高低 两种数字频率计的设计。关键词：EDA；可编程逻辑器件；数字频率计3）系统仿真：设计时，可以利用EDA工具MAX_ PLUS对VerilogHDL源设计进行编译、适配、优化、逻辑综合

8、，然后自动地把VerilogHDL描述转变成门级电路，进而完成电路分析、纠错、验证、自动布局布线、仿真等各项测试工作，最后利用编程下载程序并通过编程电缆下载数据到所用的FPGA器件中，从而完成了EDA设计工作。4）结语：木文介绍了使用VerilogHDL语言并将其下载到FPGA中来设计频率计的方法。山于采用了全数字化设计，因此，本系统具有稳定可靠、抗干扰能力强和现场可编程等优点。该设计不必修改硬件电路，而是通过修改VerilogHDL源程序来增加一些新功能，从而满足不同用户的需要，实现数字系统硬件的软件化。4、基于VHDL的多功能数字频率计的设计1） 芳2）摘要：数字频率计是近代电子技术领域的

9、重要测量工具之一，同时也是其他许多领域广泛应用的测量仪器。它是在规定的基准时间把测量的脉冲数记录下来，换算成频率并以数字形式显示出来。本文主要论述了利用CPLD进行测频、测周、脉宽、占空比等功能的测试。它包括硬件电路和软件编程两部分。硬件电路主要包括电源模块、键控制模块、显示模块、单片机和CPLD模块。键控制模块设置5个功能键和3个时间选择键，键值的读入采用4X4小键盘来完成;显示部分用誉信公司的HY 12864液晶模块。关键词：频率计；CPLD3）频率测量方法：直接测频法是最基本的测量频率的方法。其原理就是在给定的闸门信号中填入脉冲，并通过一定的计数线路，得到所填充的脉冲的个数，从而算出待测

10、信号的频率或者周期。4）结论：硬件的设计在经过准备、设计、画图、焊接、测试阶段后，基本上达到了预定的要求。第二个阶段就是软件编程了。软件主要分为单片机的C语言和CPLD的VHDL程序设计。对于VHDL，根据设计的功能要求，完成各模块的编程、仿真下载，通过编程器烧录到电路板中。5、全同步数字频率测量方法的研究1） 2）摘要：频率测量不仅在工程应用中有非常重要的意义，而且在高精度定时系统中也处于核心地位，正负1个计数误差通常是限制频率测量精度进一步提高的重要原因。阐述了常用数字频率测量方法的基本原理和各自优缺点，在分析正负1个计数误差产生原因的基础上，提出了利用被测信号、时钟基准和测量门限相位的全

11、同步来消除计数误差的频率测量方法，给出了基于FPCA实现该方法的实验原理和实验对比结果。关键词：相位同步；频率测量；FPCA；计数误差3）全同步数字频率测量方法的原理： M/T法是目前使用比较广泛的一种频率测量方法其核心思想是通过闸门信号与被测信号同步，将闸门时间T控制为被测信号周期的整数倍测量时，先打开参考闸门，当检测到被测信号脉冲沿到达时开始计时，对标准时钟计数;参考闸门关闭时，计时器Jl不立即停止计时，而是待检测到被测信号脉冲沿到达时才停止计时，完成测量被测信号整数个周期的过程测量的实际闸门时间与参考闸门时间可能不完全相符，担最大差值不超过被测信号的一个周期。4）结论：本文研究了如何利用

12、CORDIC算法在AS1C中实现高速高精度的直接数字频率合成可以看到，本文所讨论的基于CORDIC迭代算法的DDS不但省去了传统NCO庞大的存储器资源，仅用移位寄存器和加法器就可产生正/余弦信号，结构简单，而且保留了一般NCO频率分辨率高、变化速度快、相位可连续线性变化、生成的正/余弦信号正交特性好等特点，非常适用于在正交数字混频器中进行高速、高精度的数字调制解调。6、基于单片机的频率计设计1） 赫建国、立新、党剑华2）摘要：以单片机89C51为核心设计了一种频率计。在设计中应用单片机的数学运算和控制功能，实现了测量量程的自动切换，既满足测量精度的要求，又满足系统反应时间的要求。关键词：频率测

13、量；单片机；数据处理3）处理方法：本频率计的设计以AT 89C51单片机为核心，利用它部的定时/计数器完成待测信号周期/频率的测量。单片机AT 89C51部具有2个16位定时/计数器，定时/计数器的工作可以由编程来实现定时、计数和产生计数溢出中断要求的功能。在构成为定时器时，每个机器周期加1(使用12MHz时钟时，每1u、加1)，这样以机器周期为基准可以用来测量时间间隔。在构成为计数器时，在相应的外部引脚发生从1到0的跳变时计数器加1，这样在计数闸门的控制下可以用来测量待测信号的频率。外部输入每个机器周期被采样一次，这样检测一次从1到。的跳变至少需要2个机器周期( 24个振荡周期)，所以最大计

14、数速率为时钟频率的1/ 24使用12MHz时钟时，最大计数速率为500KH z)。定时/计数器的工作由相应的运行控制位TR控制，当TR置1,定时/计数器开始计数;当TR清0，停止计数。4）结论：本文介绍了一种基于单片机89C51制作的频率计的设计方法，所制作的频率计需要外围器件较少，适宜用于嵌入式系统。该频率计应用周期测量和相应的数学处理实现低频段的频率测量，因此很容易扩展实现信号的周期测量和占空比测量。该频率计被应用于笔者设计的“高频实验装置”之中，用来对LC振荡器和RC振荡器输出信号的频率稳定度进行测量，取得良好的应用效果。7、基于单片机高性价比频率计的设计与实现1） 雷星、伟、芦艳龙2）

15、摘要：该系统以8051的一片机为核心，应用的一片机的运算和控制功能并采用LED 显示器实时地将所测频率显示出来，既满足测量的精度要求，又具有很好的性能价格比。关键词：单片机；同步；频率测量3）系统测量原理：测量方法采用多周期同步测量法，保证了测量精度。多周期同步测量原理与传统的频率和周期的测量原理不同，时钟信号(f0)经同步电路作用后与被测信写同步。主门I与主门II在时间T被同时打开，于是计数器I和计数器II便分别对被测信号和时钟信号的周期数进行累计。在T，事件计数器的祟加数为Na;时间计数器的累加数为Nb。再由单片机运算得出被测频率从(Na/Nb) X f。由于D触发器的同步作用，计数器I所

16、记录的Na值已不存正负1误差的影响。但由于时钟信号与闸门的开和关无确定的相位关系，计数器II所记录的Nb值仍存在正负1误差的影响，由于时钟频率很高，正负1误差影响小，所以测量精度与被测信号频率无关，且在全频段的测量精度是均衡的。4）结论：该系统结构简单，与传统的电路相比，该系统处理速度快、稳定性高，用多周期同步测量法实现全频段的频率精确测量 ,具有较高的性价比。本文的创新观点是计数器和定时器分别由前后两级组成，前级电路由高速的TTL.计数器74LS393构成八位二进制计数器;后级由的单机的计数器构成十六位二进制计数器，大大提高了频率计的测录围。8、相关计数法数字频率计的研究与实现1） 徐江丰、

17、曦2）摘要：文章介绍了相关计数法测量频率的原理，并介绍了在单片机系统平台上使用传统计数芯片8254和复杂可编程逻辑芯片(CPLD)，实现了应用该原理的数字频率计。针对8254在设计上的不足，提出了基于软件编程产生正向脉冲以解决高阶计数初值装入的方法并对用CPLD实现等精度测频的优点作一介绍。实现的两个系统测频精度均达到了很高的指标。关键词：数字频率计；相关计数法；CPLD3）双计数器相关测频原理：对频率量的测量，通常采用直接测量的方法，即在一设定时间周期T，对待测信号脉冲进行计数，设计数值为N，则待测信号频率f = N/T。在实际的应用过程当中，常常对高频段，采用直接测量频率；对低频段，则改为

18、间接测量，用测周期的方法。直接测量的方法一般用于对测量精度要求不高的场合。直接测频法限制了测量精度的提高，而相关计数法则可实现较大围频段的等精度测量，即同时使用两个计数器分别对待测信号频率f和频标信号频率f0。在同一时间间隔进行计数。4）结束语：两种实现方案虽然测量原理一样，但是在电路实现周期和模块移植上，CPLD拥有常规器件无可比拟的优势，不仅如此，它的电路实现的可靠性和测量指标均优于常规器件。这也反映了CPLD和FPGA的流行趋势。三、 方案选择论证方案一：数字频率计主要由四个部分组成：信号整形部分、单片机控制部分、时基电路部分、数据锁存部分、和数据显示部分。整体框图如图 1所示。待测信号

19、进入系统，信号整形部分会将其整形成脉冲，另一方面，时基电路提供标准的时基脉冲，在其上升沿达到1s时结束计数。而在这1秒测得的整形后的脉冲频率就是待测信号的频率。之后单片机送数据锁存，并等待命令，若继续测量则返单片机部分信号整形部分时基电路部分数据锁存部分显示部分图 1 方案一系统结构框图回测量，此时仍可将数据送显示，若无继续测量命令则，直接送数据显示。这个方案的设计关键是555定时器构成的多谐振荡器是否能够提供标准的脉冲。实际上，在现实中是很难做到精确1s的。因此，如果这点把握不好将直接影响最后的精度。较为合理的解决办法是，做实物时可以选择其电容电阻的参数设定，用示波器先进行测量，直到取得较为满意的结果。还有一个问题就是在测量某一段频率时很有可能会出现偏差，如果它在某一段都出现一样差值的偏差，我们可以进行人为的补偿，这样可以最大限度提高精确度。方案二：数字频率计由五个部分组成：信号整形部分、分频处理部分、数据选择部分、单片机部分和数据