第2章_1 8086处理器结构

1、第二章第二章 微处理器系统结构微处理器系统结构2.1 微处理器基本功能和结构微处理器基本功能和结构2.2 微处理器主要性能指标微处理器主要性能指标2.3 INTEL8086/8088微处理器微处理器2.4 8086/8088微处理器基本时序微处理器基本时序2.5 INTEL80X86微处理器微处理器2.6 80X86 32位编程结构位编程结构*12从应用角度（不是从内部工作原理）展开从应用角度（不是从内部工作原理）展开典型典型8位微处理器的基本结构位微处理器的基本结构8088/8086的功能结构的功能结构8088/8086的寄存器结构的寄存器结构8088/8086的存储器结构的存储器结构为学习

2、指令系统打好基础为学习指令系统打好基础例如：例如：关心用户关心用户“可编程可编程”寄存器，寄存器，不关心无法操纵的不关心无法操纵的“透明透明”寄存器寄存器2.1 微处理器基本功能和结构微处理器基本功能和结构3内部数据总线内部数据总线控制总线控制总线数据总线数据总线地址总线地址总线暂存器暂存器累加器累加器ALU标志寄存器标志寄存器指指令令寄寄存存指指令令译译码码时序时序和和控制控制逻辑逻辑通通 用用寄存器组寄存器组地地 址址寄存器组寄存器组地址地址总线总线控制控制数据数据总线总线控制控制2.1.1 微处理器的基本结构微处理器的基本结构1.算术逻辑单元（运算器）算术逻辑单元（运算器）2.寄存器组寄

3、存器组3.指令处理单元（控制器）指令处理单元（控制器） 微处理器是微型计算机的核心部件，也称为中微处理器是微型计算机的核心部件，也称为中央处理单元，简称央处理单元，简称CPU（Central Processing Unit）。）。它负责微型计算机中各部件的协调，完成指令的执它负责微型计算机中各部件的协调，完成指令的执行和数据处理工作。其行和数据处理工作。其主要功能主要功能包括：包括：指令控制指令控制：指令执行顺序：指令执行顺序操作控制操作控制：各部件功能协调：各部件功能协调时序控制时序控制：各信号时序：各信号时序数据加工数据加工：算术：算术/逻辑运算逻辑运算4微处理器基本结构微处理器基本结构

4、微处理器基本结构包括控制器、运算器、寄存器微处理器基本结构包括控制器、运算器、寄存器组等部件。组等部件。运算器运算器ALU（Arithmetic Logic Unit）：计算机的核心功能：计算机的核心功能部件，主要负责算术、逻辑运算等数据加工功能。部件，主要负责算术、逻辑运算等数据加工功能。控制器控制器CU（Control Unit）：计算机的指挥控制中心，负责：计算机的指挥控制中心，负责按照一定顺序自动读取程序中的指令，将指令译码后产生相按照一定顺序自动读取程序中的指令，将指令译码后产生相应控制信号，控制各部件协同工作。应控制信号，控制各部件协同工作。寄存器组寄存器组RS（Register

5、Set）：是：是CPU中暂存数据和指令的中暂存数据和指令的逻辑部件，用于临时存放数据或地址。逻辑部件，用于临时存放数据或地址。除此以外，微处理器常常还包括一定的高速缓存部件。除此以外，微处理器常常还包括一定的高速缓存部件。52.3 INTEL8086/8088微处理器微处理器2.3.1 Intel 8086/8088 CPU的基本特点的基本特点基本性能：基本性能：工作频率：工作频率：510MHz字长：字长：16位位地址总线宽度：地址总线宽度：20位位数据总线宽度：数据总线宽度：16位（位（8086），），8位（位（8088）生产工艺：生产工艺：3m，2.9万个晶体管万个晶体管工作电压：工作电压

6、：5V封装：封装：40脚，双列直插式脚，双列直插式(DIP)6l 将取指令部件与执行指令部件将取指令部件与执行指令部件分开分开，使它们可以并行工，使它们可以并行工作，从而实现并行流水线，提高系统运行速度；作，从而实现并行流水线，提高系统运行速度；l 对内存空间对内存空间分段管理分段管理，利用，利用16位段基址和位段基址和16位段内偏移位段内偏移地址实现对地址实现对1MB空间的寻址；空间的寻址；l 设有设有两种两种工作模式，分别支持单处理器工作和多处理器工作模式，分别支持单处理器工作和多处理器工作；工作；l 基本指令执行时间为基本指令执行时间为0.3s0.6s。主要特点：主要特点：72.3.2

7、8086/8088微处理器组成结构微处理器组成结构由两个功能部件构成：由两个功能部件构成：n执行部件执行部件EU（Execution Unit ），主要实现指），主要实现指令和数据处理功能令和数据处理功能n总线接口部件总线接口部件BIU（Bus Interface Unit ），主要），主要实现与外界交换数据的功能实现与外界交换数据的功能8执行部件执行部件EU、总线接口部件、总线接口部件BIU。AH ALBH BLCH CLDH DLSPBPSIDICSDSSSESIP1 24653标志寄存器标志寄存器总线总线控制控制逻辑逻辑指令队列指令队列EU控控制制ALU地址加法器地址加法器BIU单元单元

8、EU单元单元AXBXCXDX内存内存接口接口9n算术逻辑单元（算术逻辑单元（ALU）：用于算术、逻辑运算功能。）：用于算术、逻辑运算功能。n标志寄存器标志寄存器FLAG：用于存放一个：用于存放一个CPU的状态或控制标志。的状态或控制标志。反映反映CPU最近一次运算结果的一些状况。最近一次运算结果的一些状况。n数据暂存寄存器：协助数据暂存寄存器：协助ALU完成运算，暂存参加运算的数据，完成运算，暂存参加运算的数据，如从内存读入的数据。如从内存读入的数据。n通用寄存器：用于存放参与运算的数据或数据在内存中的偏通用寄存器：用于存放参与运算的数据或数据在内存中的偏移地址。移地址。nEU控制电路：负责接

9、收从控制电路：负责接收从BIU指令队列中取来的指令，经指令队列中取来的指令，经指令译码后形成定时控制信号，对指令译码后形成定时控制信号，对EU各部件实现特定的控各部件实现特定的控制操作。制操作。 EU中各部件功能如下：中各部件功能如下：10n指令队列缓冲器：存放最多指令队列缓冲器：存放最多6字节的指令，按字节的指令，按“先进先出先进先出”原则进行存取操作。原则进行存取操作。n地址加法器：完成地址加法器：完成20位物理地址计算。位物理地址计算。n段地址寄存器：用于存放段的基地址值。段地址寄存器：用于存放段的基地址值。n指令指针寄存器指令指针寄存器IP：指令指针寄存器用于存放：指令指针寄存器用于存

10、放BIU要取出要取出的下一条指令的偏移地址。的下一条指令的偏移地址。n总线控制电路与内部通信寄存器：总线控制电路用于产生总线控制电路与内部通信寄存器：总线控制电路用于产生外部总线操作时的相关控制信号；内部通信寄存器用于暂外部总线操作时的相关控制信号；内部通信寄存器用于暂存总线接口单元存总线接口单元BIU与执行单元与执行单元EU之间交换的信息。之间交换的信息。BIU中各部件的功能如下：中各部件的功能如下：11EU与与BIU并行执行的优势并行执行的优势 假设计算机处理数据的过程简化为假设计算机处理数据的过程简化为取指取指和和执行执行两个步骤组成，如果微处理器只有一个功能部件，两个步骤组成，如果微处

11、理器只有一个功能部件，则完成一系列指令的过程可描述如下：则完成一系列指令的过程可描述如下：CPU取指令取指令1执行执行1取指令取指令2执行执行2取指令取指令3执行执行3系统系统总线总线忙忙空闲空闲忙忙空闲空闲忙忙空闲空闲12 如果将微处理器的功能分为如果将微处理器的功能分为EU和和BIU两个部件，分别完成两个部件，分别完成取指令和执行指令的操作，虽然单个指令仍然需要取指令再执取指令和执行指令的操作，虽然单个指令仍然需要取指令再执行，但从而指令流角度看，取指令和执行指令可以同时进行行，但从而指令流角度看，取指令和执行指令可以同时进行 ：BIU取指取指1取指取指2取指取指3取指取指4取指取指5取指

12、取指6EU执行执行1执行执行2执行执行3执行执行4执行执行5系统系统总线总线忙忙忙忙忙忙忙忙忙忙忙忙 很显然，采用两个功能部件独立运行时，效率很显然，采用两个功能部件独立运行时，效率比单个部件提高了近一倍！比单个部件提高了近一倍！132.3.3 8086/8088微处理器的寄存器结构微处理器的寄存器结构1. 8个个通用寄存器通用寄存器 8086微处理器中有微处理器中有8个通用寄存器，每个寄存器长度为个通用寄存器，每个寄存器长度为16位，用于存放数据或地址，位，用于存放数据或地址，8个通用寄存器分别是：个通用寄存器分别是： 累加器累加器AX（AHAL）Accumulator 基址寄存器基址寄存器

13、BX（BHBL）Base 计数寄存器计数寄存器CX（CHCL）Counter 数据寄存器数据寄存器DX（DHDL）Data 堆栈指针寄存器堆栈指针寄存器SPStack Pointer 基址指针寄存器基址指针寄存器BPBase Pointer 源变址寄存器源变址寄存器SISource Index 目的变址寄存器目的变址寄存器DIDestination Index14152. 存储器的分段管理存储器的分段管理8088CPU8088CPU有有2020条地址线条地址线最大可寻址空间为最大可寻址空间为2 220201MB1MB物理地址范围从物理地址范围从00000H00000HFFFFFHFFFFFH8

14、 0 8 8 C P U8 0 8 8 C P U 将将 1 M B1 M B 空 间 分 成 许 多空 间 分 成 许 多 逻 辑 段逻 辑 段（SegmentSegment）每个段最大限制为每个段最大限制为64KB64KB段地址的低段地址的低4 4位为位为0000B0000B这样，一个存储单元除具有一个唯一的物这样，一个存储单元除具有一个唯一的物理地址外，还具有多个逻辑地址理地址外，还具有多个逻辑地址16物理地址和逻辑地址物理地址和逻辑地址8088CPU存储系统中，对应每个物理存存储系统中，对应每个物理存储单元都有一个唯一的储单元都有一个唯一的20位编号，就是物位编号，就是物理地址，从理地

15、址，从00000H FFFFFH分段后在用户编程时，采用逻辑地址，分段后在用户编程时，采用逻辑地址，形式为形式为段基地址段基地址 : : 段内偏移地址段内偏移地址分隔符分隔符物理地址物理地址 14700H逻辑地址逻辑地址 1460H:100H17逻辑地址逻辑地址段地址段地址说明逻辑段在主存中的起始位置说明逻辑段在主存中的起始位置8088规定段地址必须是模规定段地址必须是模16地址：地址：xxxx0H省略低省略低4位位0000B，段地址就可以用，段地址就可以用16位数位数据表示，就能用据表示，就能用16位位段寄存器段寄存器表达段地址表达段地址偏移地址偏移地址说明主存单元距离段起始位置的说明主存单

16、元距离段起始位置的偏移量偏移量每段不超过每段不超过64KB，偏移地址也可用，偏移地址也可用16位位数数据表示据表示 8086同时可有同时可有4个段被激活（称当前段）。个段被激活（称当前段）。它们是它们是代码段代码段、数据段数据段、堆栈段堆栈段、附加段附加段。其。其段地址分别保存于段地址分别保存于CS，DS，SS，ES中。中。分段要求：分段要求：1保持保持16个字节或其整数倍为段地址间距。个字节或其整数倍为段地址间距。216位段寄存器表示段基址。段寄存器加位段寄存器表示段基址。段寄存器加1实际上存储器地址加实际上存储器地址加16。3段可连续、分散、重迭。段可连续、分散、重迭。代码段代码段0000

17、0H00001HFFFFFHFFFFEH数据段数据段堆栈段堆栈段附加段附加段CSESSSDS18可以表示为可以表示为0100H：0023HPA= 0100H10H+0023H =01023H偏移偏移23H偏移偏移03H也可表示为也可表示为0102H：0003HPA= 0102H10H+0003H =01023H00000H00001HFFFFFHFFFFEHXX01023H01000H01001H01002H01022H01021H01020H0100H：0000H0102H：0000H0102H：0001H0100H：0001H【例】对于物理地址【例】对于物理地址01023H单元单元 逻辑地

18、址（逻辑地址（LA）与物理地址（）与物理地址（PA）的转换需要作如下计算：）的转换需要作如下计算： 20位物理地址位物理地址(PA)=（16位段地址）位段地址）16（16位位偏移地址偏移地址）1920物理地址和逻辑地址的转换物理地址和逻辑地址的转换将逻辑地址中的段地址左移将逻辑地址中的段地址左移4位，加上位，加上偏移地址就得到偏移地址就得到20位物理地址位物理地址一个物理地址可以有多个逻辑地址一个物理地址可以有多个逻辑地址逻辑地址逻辑地址 1460:1001460:100、1380:F001380:F00物理地址物理地址 14700H 14700H14700H 14700H146014600

19、0H H 100H100H14700H14700H138013800 0H H F00HF00H14700H14700H段地址左移段地址左移4 4位位加上偏移地址加上偏移地址得到物理地址得到物理地址213. 段寄存器段寄存器8088有有4个个16位段寄存器位段寄存器CS指明指明代码段代码段的起始地址的起始地址SS指明指明堆栈段堆栈段的起始地址的起始地址DS指明指明数据段数据段的起始地址的起始地址ES指明指明附加段附加段的起始地址的起始地址每个段寄存器用来确定一个逻辑段的起每个段寄存器用来确定一个逻辑段的起始地址，每种逻辑段均有各自的用途始地址，每种逻辑段均有各自的用途22代码段寄存器代码段寄存

20、器CS（Code Segment）代码段用来存放程序的指令序列代码段用来存放程序的指令序列代码段寄存器代码段寄存器CS存放代码段的段地址存放代码段的段地址指令指针寄存器指令指针寄存器IP指示下条指令的偏移地址指示下条指令的偏移地址处理器利用处理器利用CS:IP取得下一条要执行的指令取得下一条要执行的指令23堆栈段寄存器堆栈段寄存器SS（Stack Segment）堆栈段确定堆栈所在的主存区域堆栈段确定堆栈所在的主存区域堆栈段寄存器堆栈段寄存器SS存放堆栈段的段地址存放堆栈段的段地址堆栈指针寄存器堆栈指针寄存器SP指示堆栈栈顶的偏移地址指示堆栈栈顶的偏移地址处理器利用处理器利用SS:SP操作堆栈

21、顶的数据操作堆栈顶的数据24数据段寄存器数据段寄存器DS（Data Segment）数据段存放运行程序所用的数据数据段存放运行程序所用的数据数据段寄存器数据段寄存器DS存放数据段的段地址存放数据段的段地址各种主存寻址方式（有效地址各种主存寻址方式（有效地址EA）得到存储器）得到存储器中操作数的偏移地址中操作数的偏移地址处理器利用处理器利用DS:EA存取数据段中的数据存取数据段中的数据25附加段寄存器附加段寄存器ES（Extra Segment）附加段是附加的数据段，也保存数据：附加段是附加的数据段，也保存数据：附加段寄存器附加段寄存器ES存放附加段的段地址存放附加段的段地址各种主存寻址方式（有

22、效地址各种主存寻址方式（有效地址EA）得到存储器）得到存储器中操作数的偏移地址中操作数的偏移地址处理器利用处理器利用ES:EA存取附加段中的数据存取附加段中的数据串操作指令将附加段作为其目的操作数的串操作指令将附加段作为其目的操作数的存放区域存放区域26如何分配各个逻辑段如何分配各个逻辑段程序的程序的指令指令序列必须安排在代码段序列必须安排在代码段程序使用的程序使用的堆栈堆栈一定在堆栈段一定在堆栈段程序中的程序中的数据数据默认默认是安排在数据段，是安排在数据段，也经常安排在附加段，尤其是串操作也经常安排在附加段，尤其是串操作的目的区必须是附加段的目的区必须是附加段数据的存放比较灵活，实际上可以

23、存数据的存放比较灵活，实际上可以存放在任何一种逻辑段中放在任何一种逻辑段中27段超越前缀指令段超越前缀指令没有指明时，一般的数据访问在没有指明时，一般的数据访问在DS段；段；使用使用BP访问主存，则在访问主存，则在SS段段默认的情况允许改变，需要使用段超默认的情况允许改变，需要使用段超越前缀指令；越前缀指令；8088指令系统中有指令系统中有4个：个：CS:；代码段超越，使用代码段的数据；代码段超越，使用代码段的数据SS: ；堆栈段超越，使用堆栈段的数据；堆栈段超越，使用堆栈段的数据DS: ；数据段超越，使用数据段的数据；数据段超越，使用数据段的数据ES: ；附加段超越，使用附加段的数据；附加段

24、超越，使用附加段的数据28段超越的示例段超越的示例没有段超越的指令实例：没有段超越的指令实例：MOV AX,2000H ;AXDS:2000H；从默认的；从默认的DS数据段取出数据数据段取出数据采用段超越前缀的指令实例：采用段超越前缀的指令实例：MOV AX,ES:2000H;AXES:2000H；从指定的；从指定的ES附加段取出数据附加段取出数据29段寄存器的使用规定段寄存器的使用规定访问存储器的方式访问存储器的方式默认默认可超越可超越偏移地址偏移地址取指令取指令CSCS无无IPIP堆栈操作堆栈操作SSSS无无SPSP一般数据访问一般数据访问DSDSCS ES SSCS ES SS有效地址有

25、效地址EAEABPBP基址的寻址方式基址的寻址方式SSSSCS ES DSCS ES DS有效地址有效地址EAEA串操作的源操作数串操作的源操作数DSDSCS ES SSCS ES SSSISI串操作的目的操作数串操作的目的操作数ESES无无DIDI30寄存器的总结寄存器的总结8088有有8个个8位通用寄存器、位通用寄存器、8个个16位通用位通用寄存器寄存器8088有有6个状态标志和个状态标志和3个控制标志个控制标志8088将将1MB存储空间分段管理，有存储空间分段管理，有4个段个段寄存器，对应寄存器，对应4种逻辑段种逻辑段8088有有4个段超越前缀指令，用于明确指定个段超越前缀指令，用于明确

26、指定数据所在的逻辑段数据所在的逻辑段 熟悉上述内容后，就可以进入下节熟悉上述内容后，就可以进入下节3控制寄存器控制寄存器 8086微处理器中有微处理器中有2个用于控制目的的寄存器，一个是个用于控制目的的寄存器，一个是指令指针寄存器指令指针寄存器IP（Instruction Pointer），另一个是标志寄，另一个是标志寄存器存器FLAG（PSW，Program Status Word）。u IP用于保存微处理器下一条待执行指令的地址（偏移量）用于保存微处理器下一条待执行指令的地址（偏移量）u 标志寄存器标志寄存器FLAG保存了两组状态信息，一组是微处理保存了两组状态信息，一组是微处理器当前的运

27、行状态称为器当前的运行状态称为控制标志控制标志；另一组是微处理器执行；另一组是微处理器执行上一条指令后的结果信息，称为上一条指令后的结果信息，称为状态标志。状态标志。31TF DF IF OF SF ZF AF PF CF控制标志控制标志状态标志状态标志跟跟踪踪状态标志：状态标志：标示标示CPUCPU运运行结果的状态。结果为行结果的状态。结果为零、为负、产生进位或零、为负、产生进位或借位等。借位等。半进位半进位奇偶奇偶进位进位零零符号符号溢出溢出中断中断方向方向控制标志：控制标志：控制控制CPUCPU的运行状态。的运行状态。32标志位标志位名称名称说明说明功能功能类别类别CF(Carry Fl

28、ag)进位标志进位标志CF=1最高位产生进位或借位；最高位产生进位或借位；CF=0最高位无进位或借位；最高位无进位或借位；表示数值运算结果表示数值运算结果是否产生进位或借是否产生进位或借位位状状态态标标志志PF(Parity Flag)奇偶标志奇偶标志PF=1低低8位有偶数个位有偶数个1；PF=0低低8位有奇数个位有奇数个1；检查通信时传送的检查通信时传送的数据是否正确数据是否正确AF(Auxiliary Carry Flag)辅助进位辅助进位标志标志AF=1低低4位有进位或借位；位有进位或借位；AF=0低低4位无进位或借位；位无进位或借位；辅助进行辅助进行BCD码运码运算调整算调整ZF(Ze

29、ro Flag)零标志零标志ZF=1运算结果为零；运算结果为零；ZF=0运算结果不为零；运算结果不为零；判断运算结果是否判断运算结果是否为零或相等为零或相等SF(Sign Flag)符号标志符号标志SF=1运算结果符号为负；运算结果符号为负；SF=0运算结果符号为正；运算结果符号为正；利用运算结果进行利用运算结果进行数值判断等数值判断等OF(Overflow Flag)溢出标志溢出标志OF=1有符号数运算产生溢出；有符号数运算产生溢出；OF=0运算结果未溢出；运算结果未溢出；有符号数运算是否有符号数运算是否出错出错TF(Trap Flag)跟踪标志跟踪标志TF=1 CPU单步运行；单步运行；T

30、F=0 CPU正常运行；正常运行；跟踪程序进行调试跟踪程序进行调试控控制制标标志志IF(Interrupt Enable Flag)中断允许中断允许标志标志IF=1 CPU接受外部中断；接受外部中断；IF=0 CPU不接受外部中断；不接受外部中断；控制可屏蔽中断控制可屏蔽中断DF(Direction Flag)方向标志方向标志DF=1操作地址递减；操作地址递减；DF=0操作地址递增。操作地址递增。控制指令操作方向控制指令操作方向33Vcc40AD1539A16/S338A17/S4373635BHE/S73433323130292827DEN(S0)26ALE(QS0)252423READY2

31、2RESET21A18/S5A19/S61234567891011121314151617181920MN/MXRDHLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)M/IO(S2)TESTINTA(QS1)DT/R(S1)AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8086CPU2.3.4 8086微处理器的引脚及功能微处理器的引脚及功能 1、地址总线和数据总线、地址总线和数据总线 （1） AD0 AD15地址数据线地址数据线 T1：为地址线，：为地址线，A0A15单向输出三态单向输出三态

32、T2T4：为数据线双向三态，：为数据线双向三态，D0 D15（2）A19/S6A16/S3地址地址/状态线，状态线，单向三态单向三态 BHE/S7（3）342、控制总线、控制总线Vcc40AD1539A16/S338A17/S4373635BHE/S73433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18/S5A19/S61234567891011121314151617181920MN/MXRDHLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)M/IO(S2)TESTINTA(QS1)DT/R(S1)AD14AD13AD

33、12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8086CPUMN/MX=0，最大工作模式最大工作模式 =1，最小工作模式最小工作模式 （1）MN/MX工作工作模式信号模式信号（2）NMI ，不可屏蔽中断不可屏蔽中断, 单向、单向、输输入入CPU不可以进行屏蔽。执行完本条指令不可以进行屏蔽。执行完本条指令后控制转移到中断服务程序。（如掉电后控制转移到中断服务程序。（如掉电等特殊情况）等特殊情况）（3）INTR，可屏蔽中断可屏蔽中断, 单向单向、输入、输入。只有当只有当IF=1时外设的中断请求才可能时外设的中断请求才可能被响应。当被

34、响应。当IF=0时所有的中断申请均时所有的中断申请均不能响应。不能响应。35M/IOM/IO=0，选择，选择I/O端口端口=1，选择，选择存储器存储器存储器、存储器、I/O端口选择信号，单向，输出端口选择信号，单向，输出（4）读操作有效信号，读操作有效信号，单向、输出单向、输出M/IO配合完成配合完成MEM和和I/O读操作读操作RD（5）=0，读读I/O端口端口=0，读存储器读存储器RDRDM/IO=0=1与与（6）CLK 主时钟引入线主时钟引入线4.77M10M为为8088和和8086的主时钟。的主时钟。（7）RESET复位信号，单向、输入复位信号，单向、输入（8）READY准备好信号，单向

35、、输入准备好信号，单向、输入Vcc40AD1539A16/S338A17/S4373635BHE/S73433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18/S5A19/S61234567891011121314151617181920MN/MXRDHLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)M/IO(S2)TESTINTA(QS1)DT/R(S1)AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8086CPU36（10）GND、VC

36、C VCC=+5V，GND=0V 电源的正负极。电源的正负极。最小工作模式下的控制信号：最小工作模式下的控制信号： TEST测试信号，单向、输入。测试信号，单向、输入。 （9）=0，写写I/O端口端口=0，写，写存储器存储器WRWRM/IO=0=1写操作有效信号，写操作有效信号，单向、输出单向、输出M/IO配合完成配合完成MEM和和I/O写操作写操作WR（11）与与INTA（12）可屏蔽中断应答信号，单向、可屏蔽中断应答信号，单向、输出输出（13）ALE 地址锁存信号地址锁存信号 ，单向，输出。单向，输出。 T1 ： 锁存锁存AD0AD15上的地址信号，经上的地址信号，经锁存器得到锁存器得到A

37、0A19地址总线。地址总线。 Vcc40AD1539A16/S338A17/S4373635BHE/S73433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18/S5A19/S61234567891011121314151617181920MN/MXRDHLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)M/IO(S2)TESTINTA(QS1)DT/R(S1)AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8086CPU37DEN（14）数据

38、允许数据允许 ，单向，输出。，单向，输出。 数据接收，外部至数据接收，外部至CPU数据发送，数据发送，CPU至外部至外部 DT/R=0=1数据收发信号数据收发信号 ，单向，输出。，单向，输出。（15）DT/R（16）HOLD总线请求，单向、总线请求，单向、输入输入。 总线请求部件发出总线请求部件发出HOLD=1，产生，产生一个总线请求。一个总线请求。（17）HLDA总线应答，单向、总线应答，单向、输出输出。Vcc40AD1539A16/S338A17/S4373635BHE/S73433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18/S

39、5A19/S61234567891011121314151617181920MN/MXRDHLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)M/IO(S2)TESTINTA(QS1)DT/R(S1)AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8086CPU38最大工作模式下的控制信号：最大工作模式下的控制信号： （1）QS0、QS1，指令队列状，指令队列状态，单向、输出。态，单向、输出。QS1 QS0 0 0 无操作无操作 0 1 第一字节第一字节 1 0 队列空队列空 1 1 后续字节后续字

40、节Vcc40AD1539A16/S338A17/S4373635BHE/S73433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18/S5A19/S61234567891011121314151617181920MN/MXRDHLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)M/IO(S2)TESTINTA(QS1)DT/R(S1)AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8086CPU39（2）机器周期状态，输出，三态机器周期状态，输出，三态S2、S1、S0 提供当前总线机器状态信号作为提供当前总线机器状态信号作为8288的输入信号编码，由的输入信号编码，由8288输出控制信号输出控制信号 0 0 0 中断响应中断响应 0 0 1 读读I/