数字逻辑实验

1、数字逻辑实验指导书实验者须知一、明确实验目的实验是为了验证理论,巩固所学理论知识,同时学习工程技术中许多书本上学不到的东西,学生在实验过程中可以运用已学过的理论去分析解决问题。再者为了训练学生的科学作风及不断提高实验技能等。二、实验前的准备实验前学生必须仔细阅读本次实验的内容,弄清楚实验的目的、任务、及进行实验的步骤,复习有关的理论,以便提高实验效率。三、实验要求1、遵守实验室规则,养成良好的实验作风;2、实验时学生根据书中要求,在指定的仪器上进行连线,连线后应自己首先认真地检查一遍无误后,经指导老师检查,方可通电进行实验,否则,造成仪器及元件的损坏由本人负责;3、在连线后出现一些故障这是难免

2、的,学生此时要头脑冷静地检查原因,认真思考、判断,尽量独立地解决。因为排除故障是学生综合运用所学理论,训练自己分析问题,解决问题的能力的好机会。总之,不但要会分析正常线路的各点电位或波形,而且还要学会根据不正确的现象估计故障的可能性,通过对比进行观察,必要时可另行设置实验条件,判断问题所在,排除故障,以达到设计要求,提高实验能力;4、实验中如果发生异常现象,应立即断电,保留现场,请指导教师检查原因。待教师允许继续进行实验时方可继续,不可私自处理;5、实验完毕整理好仪器、导线、芯片。四、实验报告内容1、实验题目、任务、要求。2、实验前进行理论分析、计算。3、实验步骤,实验线路、实验记录。4、电平

3、及波形的分析、讨论。5、结论(出现了故障如何排除的,通过实验有何体会与收获写实验报告是一个综合运用所学理论解决实际问题的过程,它不仅可以对所学的理论加深理解,还可以培养学生分析问题,解决问题的能力,实验报告应当写的简明扼要,有事实,有分析,有结论。成为一份科学实践的总结,不要写成实验指导书的复制品,更不要抄袭和伪造实验内容。目录实验一门电路实验 . - 1 - 实验二全加器. - 3 - 实验三组合逻辑电路的设计与测试 . - 6 - 实验四译码器及其应用. - 8 - 实验五触发器及其应用. - 11 - 实验六计数器及其应用. - 17 - 实验七移位寄存器及其应用 . - 23 - 实验

4、八时序逻辑电路的设计及其应用 . - 28 - 实验九脉冲信号产生电路的研究. - 31 - 实验十555时基电路及其应用 . - 34 - 实验十一数一模、模一数转换. - 41 - 附录 . - 46 -实验一门电路实验一、实验目的1、熟悉数字逻辑实验台的使用方法及注意事项。2、验证各种器件的逻辑功能,并用实验的方法验证摩根定理的正确性。二、实验设备:1、RTDZ5型电子技术实验台2、74LS系列00、02、04、08、32各1片。三、实验电路图 图11 图12 图13 图14注:A、B表示电平开关输入;P表示门电路的输出;K表示实验台从1K1K中任n意一个开关,开关向上扳为高电平;L表示

5、实验台从1L12L中任意一个灯,灯亮为n高电平。表11 真值表 四、实验步骤1、按照电路图1、2、3、4的顺序一次做一个电路;2、将芯片缺口向左边插入实验台的芯片座上,芯片的脚7接地,脚14接正极;3、A、B接开关K1K中任意两个。(按A左B右的顺序;14、P接灯L12L中任意一个;15、接完线后经指导教师检查后方可通电;6、扳动开关给A、B不同的值,记录P的状态,填写真值表,并验证与手算一致否;7、同理同法,完成其它三种线路的测试。五、问题1、比较图a和图b的真值表,说明了什么?2、比较图c和图d的真值表,说明了什么?3、用你手中的器件,自己证明一个布尔代数公式,写出线路及真值表。实验二全加

6、器一、实验目的:测试全加器电路,掌握组合逻辑电路的分析方法。二、实验器件:1、RTDZ5型电子技术实验台2、芯片,74LS00 x 3 74LS83三、逻辑图:1、用74LS00组成全加器: 图21 74LS00组成的全加器表21:真值表: 注:A、i B为加数和被加数;1i J-为低位进位;i H为全加和;i J为高位进位;i hi为半加和。2、利用全加器可把8421码转换到余3码。如图2所示,用四个全加器来实现,14的一个输入端接112K k 任选四个,12的另一输入端接高电平5V+,34的另一输入端接低电平(接地,即可实现将8421码转换到余3码 图22 用 74LS 83把8421码转

7、换成余3码表22 四、实验内容和步骤:1、先推算填好真值表。2、将74LS00 三片插入面包板,不要插的距离太近。每个芯片均要接电源的正负极;3、i A 、i B 、1i J -接开关(按真值表从左到右的顺序;4、i H 、i J 、i h 接灯(按真值表从左到右的顺序;5、给出不同的i A 、i B 、1i J -值,验证其与你推算的真值表一致否,如不同则查找错误;6、写出i H 、i J 、i h 的逻辑表达式;7、测量74LS 83全加器的功能并填写真值表。按图2所示,将A B C D 、,0J 接开关,模拟给出8421码,1234H H H H 、接灯,0J 为低位进位,4J 为向高位

8、进位,并将所转换结果填入表2中。(如1设为个位,则0J 为0。,否则0J 自定。实验三组合逻辑电路的设计与测试一、实验目的掌握组合逻辑电路的设计与测试方法二、实验原理1、使用中、小规模集成电路来设计组合电路的一般步骤是:(1、根据设计任务的要求,列出真值表;(2、用卡诺图或代数化简法求出简化的逻辑表达式;(3、根据逻辑表达式,用标准器件构成逻辑电路;(4、最后,用实验来验证设计的正确性。2、组合逻辑电路设计举例用“与非”门设计一个表决电路。当四个输入端中有三个或四个为“1”时,输出端才为1。三、设计步骤:根据题意列出真值表如表31所示,再填入卡诺图表32中。表31 表32 由卡诺图得出逻辑表达

9、式,并演化成“与非”的形式=+=*Z ABC BCD ACD ABD ABC BCD ACD ABD 最后画出用“与非门”构成的逻辑电路如图71所示。 图31表决电路逻辑图四、实验设备与器件1、+5V直流电源2、十六位开关电平输出3、十六位逻辑电平输入及高电平显示4、直流数字电压表5、74 LS 10、74LS20五、实验内容1、设计一个四人无弃权表决电路(多数赞成则提案通过,本设计要求采用四2输入与非门实现。要求按本文所述的设计步骤进行,直到测试电路逻辑功能符合设计要求为止。2、设计一个保险箱的数字代码锁,该锁有规定的4位代码A、B、C、D的输入端和一个开箱钥匙孔信号E的输入端,锁的代码由实

10、验者自编(例如1100。当用钥匙开箱时(1E=,如果输人代码符合该锁设定的代码,保险箱被打开(11Z=。如果不符,电路将发出报警信号(21Z=。要求使用最少的与非门来实现,检测并记录实验结果。(提示:实验时锁被打开,用实验台上的LED发光二极管点亮表示;在未按规定按下开关键时,防盗蜂鸣器响。3、设计一个对两个两位无符号的二进制数进行比较的电路;根据第一个数是否大于、等于、小于第二个数,使相应的三个输出端中的一个输出为“1”。4、用异或门、或非门和非门设计一全加器逻辑电路,对其进行测试,并记录测试结果。六、实验预习要求根据实验任务要求设计组合电路,并根据所给的标准器件画出逻辑图。七、实验报告1、

11、列写实验任务的设计过程,画出设计的电路图;2、对所设计的电路进行实验测试,记录测试结果;3、组合电路设计体会。实验四译码器及其应用一、实验目的1、掌握中规模集成译码器的逻辑功能和使用方法2、了解半导体数码管的使用方法二、实验原理1、译码是将每个代码的特定含义“翻译”出来的过程。能完成译码功能的逻辑电路称为译码器。2、74LS138 3线8线译码器 图41 74LS138译码器的逻辑图及引脚排列74LS138译码器的逻辑图及引脚排列如图41(a、(b所示。,其中A、1A和0A为2地址输入端,Y7Y为译码输出端,1S、2S和3S是使能端。表41为74LS138功能表,当S=1,2S+3S=0时,译

12、码器工作,地址码所指定1的输出端有信号(为0输出,其它所有输出端均无信号(全为1当S=0,2S+3S=X1时,译码器被禁止,所有输出同时为1。带控制输入端的译码器又是一个完整的数据分配器。若利用使能端中的一个输入端输入数据信息,器件就成为一个数据分配器(又称多路分配器,如图42所示。若在S输入端输入数据信息,2S=3S=0,地址码所对应的输出是1S,数据信息的反1码;若从S端输入数据信息,令1S=1、2S=0,地址码所对应的输出就是2S端数据信2息的原码。若数据信息是时钟脉冲,则数据分配器便成为时钟脉冲分配器。表41 二进制译码器还能方便地实现逻辑函数,如图83所示。实现的逻辑函数是=+Z A

13、BC ABC ABC ABC 图42作数据分配器图图43 实现逻辑函数三、实验设备与器件1、+ 5V直流电源2、双踪示波器(另配3、连续脉冲源4、十六位开关电平输出5、十六位逻辑电平输入及高电平显示6、拨码开关组7、74LS 138四、实验内容1、74LS138译码器逻辑功能测试将译码器使能端S、2S和3S及地址端2A、1A和0A分别接至逻辑电平开关输出口,1八个输出端Y7Y连接在逻辑电平显示器的八个输入口上,拨动逻辑电平开关,按表41逐项测试74LS138的逻辑功能。2、用74LS138构成时序脉冲分配器参照图42,令S接高电平,2S接时钟脉冲C P,3S接地,时钟脉冲C P的频率1为10K

14、Hz。画出分配器的实验电路,用示波器观察和记录在地址端A、1A和0A分别取0002111 8种不同状态时Y7Y端的输出波形,注意输出波形与C P输入波形之间的相位关系。五、实验报告1、画出实验线路,画出观察到的波形,并标上对应的地址码;2、对实验结果进行分析、讨论。六、实验预习要求1、复习有关译码器和分配器的原理;2、根据实验任务,画出所需的实验线路及记录表格。实验五 触发器及其应用一、实验目的1、掌握基本RS 、JK 、D 和T 触发器的逻辑功能及测试方法。2、掌握集成触发器74LS 73及74LS 74的使用方法。3、进一步理解触发器之间相互转换的方法。 二、实验原理触发器具有两个稳定状态

15、,通常把0Q =,1Q =的状态定为触发器“0”状态;而把1Q =,0Q =定为“1”状态。在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态,它是一个具有记忆功能的二进制信息存贮器件,是构成各种时序电路的最基本逻辑单元。 1、基本R S 触发器图51为由两个与非门交叉藕合构成的基本R S 触发器,它是无时钟控制低电平直接触发的触发器。基本R S 触发器具有置“0”、置,“1”和“保持”三种功能。表51R S 触发器功能表 图51基本R S 触发器 2、JK 触发器本实验采用74LS 73双JK 触发器,属下降沿触发的边沿触发器。引脚功能及逻辑符号如图92所示。 图5274LS 7

16、3双JK 触发器引脚功能及逻辑符号JK触发器的特性方程为1n n n+=+Q JQ K QJ和K是数据输入端,是触发器状态更新的依据。表52 JK触发器功能表 注:为任意态;为高到低电平跳变;为低到高电平跳变;nQ(n Q为现态;1n Q+(1n Q+为次态;为不定态3、D触发器本实验采用74LS74双D触发器。其输出状态取决于C P脉冲上升沿到来时的D 端输入。特性方程为1n+=图53为双D触发器74LS74的引脚排列和逻辑符号。Q D其功能表如表53 图53为D触发器74LS74的引脚排列和逻辑符号表53 D 触发器功能表 表54 T 触发器功能表 4、触发器之间的相互转换在集成触发器的产

17、品中,每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其它功能的触发器。例如将JK 触发器的J 、K 两端连在一起,就得到所需的T 触发器。如图54(a 所示,其状态方程为:1n n n Q TQ TQ +=+ 图5-4 JK 触发器转换为T 、T '触发器T触发器的功能如表54所示。由功能可见,当T =0时,时钟脉冲作用后,其状态保持不变;当T =1时,时钟脉冲作用后,触发器状态翻转。所以,若将T 触发器的T 端置“1”,如图5-4(b 所示,即得T '触发器。每来一个CP 脉冲信号,触发器的状态就翻转一次,故称之为反转触发器,广泛用于计数电路中。同样,若将D

18、触发器Q端与D端相连,便转换成T'触发器。如图5-5所示。JK触发器也可转换为D触发器,如图5-6所示。 图55D触发器转换成T'触发器图56 JK触发器转换为D触发器三、实验设置与器件1、 +5V直流电源2、双踪示波器(另配3、连续脉冲源4、单次脉冲源5、十六位开关电平输出6、十六位开关电平输入及高电平显示7、74LS73、74LS74、 74LS00四、实验内容1、测试基本R S触发器的逻辑功能按图51,用两个与非门组成基本R S触发器,输入端R、S接逻辑开关的输出插口,输出端Q、Q接逻辑电平显示输入插口,按表5-5要求测试,记录之。表5-5 2、测试双JK触发器74LS7

19、3逻辑功能(1、测试R ,D S的复位、置位功能D从74LS73任取一只JK触发器,R、D S,J,K端接逻辑开关输出插口,CP端D接单次脉冲源,Q、Q端接至逻辑电平显示输入插口。改变R、D S(J、K、CP处D于任意状态,并在R=0(D S=1或D R=1(D S=0作用期间任意改变J,K及CPD的状态,观察Q、Q状态。(2、测试J K触发器的逻辑功能按表56的要求改变J,K,CP端状态,观察Q、Q状态变化,观察触发器状态更新是否发生在CP脉冲的下降沿(即CP由10,记录之。表56 (3、将环触发器的J,K端连在一起,构成T触发器。在CP端输入1K H z连续脉冲,分别令T=0和T=1且具有

20、不同的初态,即nQ分别为0和1,用双踪示波器观察CP,Q端波形,描绘之。3、测试双D触发器74LS74的逻辑功能(1、测试R、D S的复位、置位功能D测试方法同实验内容2(1,自拟表格记录。(2、测试D触发器的逻辑功能按表5-7要求进行测试,并观察触发器状态更新是否发生在CP脉冲的上升沿(即由01,记录之。表5-7 (3、将D触发器的Q端与D端相连接,构成T 触发器。在CP端输入1K H z连续脉冲,用双踪示波器观察,C P、Q端波形,并描绘之。4、将D触发器转换为JK触发器,用电路实现之并进行功能测试。五、实验报告1、列表整理各类触发器的逻辑功能;2、总结观察到的波形,说明触发器的触发方式。

21、六、实验预习要求1、复习有关触发器内容;2、列出各触发器功能测试表格;3、按实验内容4的要求设计线路,拟定实验方案。实验六计数器及其应用一、实验目的1、学习运用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法二、实验原理计数器是一个用以实现计数功能的时序部件,其种类很多。按构成计数器的各触发器是否使用一个时钟脉冲源来分,可分为同步计数器和异步计数器;按计数制的不同,可分为二进制、十进制和任意进制计数器;按计数规律不同,又可分为加法计数器、减法计数器和可逆计数器。1、触发器构成异步二进制加/减计数器 图61 四位二进制异步加法计数器图61是用四只D触发器构成的四位二进制异步

22、加法计数器,它的连接特点是将每只D触发器接成T 触发器,再由低位触发器的Q端和高一位的CP端相连接。若将图61中的低位触发器的Q端与高一位的CP端相连接,即构成了一个4位二进制减法计数器。2、中规模十进制计数器74LS192是同步十进制可逆计数器,具有双时钟输入,并具有清除和置数等功能,其引脚排列及逻辑符号如图62所示。 图62 74LS192引脚排列逻辑符号图中LD 为置数端;U C P 为加计数;D C P 为减计数;CO 为进位输出端;BO 为错位输出端;0D 、1D 、2D 、3D 为计数器输入端;0Q 、1Q 、2Q 、3Q 为数据输出端;D R 为清除端。74LS 192(同CC4

23、092,二者可以互换的功能表如表61(74LS 192 14脚为D R ,4脚为D C P ,5脚为U C P 表61 由此可见:当清除端D R 为高电平“1”时,计数器直接清零;D R 为低电平则执行其它功能。当D R 为低电平,置数端LD 也为低电平时,数据直接从3D 、2D 、1D 、0D 置数端置入计数器。当D R 为低电平,LD 为高电平时,执行计数功能。执行加计数时,减计数端D C P 接高电平,计数脉冲由U C P 输入;在计数脉冲上升沿进行十进制加法计数。执行减计数时,加计数端U C P 接高电平,计数脉冲由减计数端D C P 输入,表62为十进制加、减计数器的状态转换真值表。

24、3、计数器的级联使用图63是由74LS 192利用进位输出CO 控制高一位的U C P 端构成的级联图 图63 同步计数器级联方案表62 4、实现任意进制计数、用反馈复位法获得任意进制计数假定已有N进制计数器,而需要得到一个M进制计数器时,只要M N,用复位法使计数器计数到M时置“0”,即可获得M进制计数器,如图64为一个由74LS192十进制计数器接成的六进制计数器 图64六进制计数器图65 421进制计数器、利用预置功能获得M进制计数器图65为用三个74LS192组成的421进制计数器该计数器当计数值为421时,立即置数为000图66是一个特殊12进制的计数器电路方案。在数字钟里,对时位的

25、计数序列是1,2,11,12,1,是12进制的,且无0数。如图所示,当计数到13时,通过与非门产生一个复位信号,使74LS192(2时十位直接置成0000,而74LS192(1,即时的个位直接置成0001,从而实现了1-12计数 图66 特殊12进制的计数器三、实验设备、部件与器件1、+5V 直流电源2、双踪示波器(另配3、连续脉冲源4、单次脉冲源5、十六位电平开关输出6、十六位逻辑电平输入及高电平显示7、译码显示器8、74LS 74 x2、774LS 192 x3、74LS 00、74LS 20四、实验内容1、用74LS 74正沿触发双D 触发器构成4位二进制异步加法计数器。(1按图61连接

26、,D R 接至逻辑开关输出插口,将低位0C P 端接单次脉冲源,输出端3Q 0Q 接逻辑电平显示输入插口,各D S 接高电平+5V 。(2清零后,逐个送入单次脉冲,观察并列表记录3Q 0Q 状态。 (3将单次脉冲改为1H z 的连续脉冲,观察3Q 0Q 的状态。(4将图61电路中的低位触发器的Q 端与高一位的C P 端相连接,构成减法计数器,按实验内容(2、(3进行实验,观察并列表记录3Q 0Q 的状态。2、测试74LS 192同步十进制可逆计数器的逻辑功能。计数脉冲由单次脉冲源提供,清零端D R 、置数端LD 、数据输入端3D 、2D 、1D 、0D 分别接逻辑开关,输出端3Q 、2Q 、1

27、Q 、0Q 接实验设备的一个译码显示输入的相应插口A 、B 、C 、D ;CO 和BO 接逻辑电平显示插口。按表61逐项测试并判断该集成块的功能是否正常。(1、清除今D R =1,其它输入为任意态,这时3Q 2Q 1Q 0Q =0000,译码数字显示为0。清除功能完成后,置D R =0(2、置数DR =0,U C P 、D C P 任意,数据输入端输入任意一组二进制数一令LD =0,观察计数译码显示输出,检查予置功能是否完成,此后置LD =1。(3、加计数DR =0,LD =D C P =1,U C P 接单次脉冲源。清零后送入10个单次脉冲,观察输出状态变化是否发生在U C P 的上升沿。(

28、4、减计数DR =0,LD =U C P =1,D C P 接单次脉冲源。参照(3进行实验。3、用两片74LS 192组成两位十进制加法计数器,输入1H z 连续计数脉冲,进行00一99累加计数,记录之。 五、实验报告1、画出实验线路图,记录、整理实验现象及实验所得的有关波形,对实验结果进行分析;2、总结使用集成计数器的体会。实验七移位寄存器及其应用一、实验目的1、掌握中规模4位双向移位寄存器逻辑功能及使用方法2、熟悉移位寄存器的应用构成串行累加器和环形计数器二、实验原理1、移位寄存器是一个具有移位功能的寄存器,是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的称为

29、双向移位寄存器,只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为:串入串出、串入并出、并入串出、并入并出四种形式。本实验选用的4位双向通用移位寄存器,型号为74LS194(或CC40194 其逻辑符号及引脚排列如图71所示。 图71 74LS194逻辑符号及引脚排列其中D、2D、1D、0D为并行输入端;3Q、2Q、1Q、0Q为并行输出端;R S为3右移串行输入端,S为左移串行输入端;1S、0S为操作模式控制端;为直接无条件L清零端;CP为时钟脉冲输入端。74LS194有5种不同操作模式:即并行送数寄存,右移(方向由Q0Q,左移(方3向由Q3Q,保持及清零。

30、S、0S和C R端的控制作用如表71所示。12、移位寄存器应用很广,可构成移位寄存器型计数器;顺序脉冲发生器;串行累加器;可用作数据转换,即把串行数据转换为并行数据,或把并行数据转换为串行数据等。本实验研究移位寄存器用作环形计数器和串行累加器的线路及其原理。(1、环形计数器:把移位寄存器的输出反馈到它的串行输入端,就可以进行循环移位,如图72所示,把输出端0Q 和右移串行输入端R S 相连接。设初始状态3Q 2Q 1Q 0Q =1000,则在时钟脉冲作用下3Q 2Q 1Q 0Q 将依次变为0100001000011000,可见它是一个具有四个有效状态的计数器,这种类型的计数器通常称为环形计数器

31、。图72电路可以由各个输出端输出在时间上有先后顺序的脉冲,因此也可作为顺序脉冲发生器。表71 图72顺序脉冲发生器(2、四相时序脉冲发生器图73是用74LS 194构成的序脉冲发生器。 图73 用74LS 194构成的序脉冲发生器由此可以看出,当启动信号端输入一负脉冲时,1G 门输出为高电平,此时1S ,0S =1故寄存器执行并行输入功能,3Q 2Q 1Q 0Q =1110。启动信号撤除后,由于寄存器的输出端之一0Q =0;使2G 门输出为高电平,1G 门的输出为低电平0,即1S =0,0S =1,寄存器开始执行右移操作功能。由于在移位的过程中,与非门2G 的输入总有一个为0,故总能保持2G

32、的输出为1,使1G 的输出为0,以维持1S =0,0S =1,右移便会不断地进行下去。三、实验设备、部件及器件1、+5V 直流电源2、单次脉冲源3、逻辑电平开关4、74LS 194 x2(或CC40194四、实验内容1、测试74LS 194(或CC40194的逻辑功能 图74 74LS 194逻辑功能测试按图74接线,C R、S、1S、0S、L S、3D、2D、1D、0D分别接至逻辑开关R的输出插口;Q、2Q、1Q、0Q接至L E D逻辑电平显示输入插口。CP端接单次脉冲3源输出插口。按表72所规定的输入状态,逐项进行测试。表72 (1、清除:令C R=0,其它输入均为任意态,这时寄存器输出Q

33、、2Q、1Q、0Q3应均为0,清零后,置C R=1(2送数:令C R=S=0S=1,送入任意4位二进制数,如3D2D1D0D=dcba,加1CP脉冲,观察CP=O、CP由01、CP由10三种情况下寄存器输出状态的变化,观察寄存器输出状态变化是否发生在CP脉冲的上升沿。(3右移:清零后,令C R=1,S=0,0S=1,由右移输入端R S送入二进制数码如10100,由CP端连续加4个脉冲,观察输出情况,记录之。(4左移:先清零,再令C R=1,S=1,0S=0,由左移输入端L S送入二进制数码1如1111,连续加4个CP脉冲,观察输出端情况,记录之。(5保持:寄存器予置任意4位二进制数码dcba,

34、令C R=1,S=0S=0,加CP脉1冲,观察寄存器输出状态,记录之。2、循环移位按图72连接电路。用并行送数法予置寄存器为某二进制数码(如0100,然后进行右移循环,观察寄存器输出端状态的变化,记入表73中。3、按图图73连接实验电路。C R、S、3D、2D、1D、0D接逻辑开关电平输出端。Q、2Q、1Q、0Q接逻辑电平显示输入端。CP接单次脉冲源。启动脉冲,可3由逻辑开关电平输出端产生。连续输入移位脉冲(多于5个,观察Q、2Q、1Q、0Q的输出状态。并记入表734中。表73 表74 五、实验报告1、分析表72的实验结果总结移位寄存器74LS194逻辑功能并写入表格功能总结一栏中;2、根据实

35、验内容2的结果,画出4位环形计数器的状态转换图及波形图。实验八时序逻辑电路的设计及其应用一、实验目的1、了解同步时序逻辑电路的设计过程。2、进一步掌握时序逻辑电路的测试方法。二、实验原理设计时序逻辑电路时,要求设计者根据给出的具体逻辑问题,求出实现这一逻辑功能的逻辑电路。设计同步时序逻辑电路的一般步骤如下:1、逻辑抽象,得出电路的状态转换图或状态转换表。a、分析给定的逻辑问题,确定输入变量,输出变量以及电路的状态数。通常都是取原因(或条件作为输入逻辑变量,取结果作输出逻辑变量。b、定义输入、输出逻辑状态和各个电路状态的含意,并将电路状态顺序编号。c、按照题意列出电路的状态转换表或画出电路的状态

36、转换图。2、状态化简若两个电路状态在相同的输入下有相同的输出,并且转换到同样一个状态去,则称这两个状态为等价状态。等价状态可以合并为一个。3、状态分配状态分配又称状态编码。时序逻辑电路的状态是用触发器状态的不同组合来表示的。即需要确定触发器的数目n。4、选定触发器的类型,求出电路的状态方程、驱动方程和输出方程。5、根据得到的方程式,画出逻辑图。6、检查设计的电路能否自启动。图81所示为某一三相步进电机的驱动电路示意图。 图81 三相步进电机的驱动电路A、B、C别表示步进电机的三相绕组。步进电机按三相六拍方式运行,步进电机正转时,电机三相绕组的通电顺序为AA BBB CCC A步进电机反转时,电

37、机三相绕组的通电顺序为:AA CCB CBA B按照同步时序逻辑电路的设计方法,可得如图82所示的由三个JK触发器构成的电路,用于产生按六拍通电方式(正转的脉冲序列。 图82 六拍通电方式的脉冲环行分配器逻辑图要使步进电机反转,脉冲分配器应如何联线,请自行考虑。通常应加有正转脉冲输入控制和反转脉冲输入控制端。三、实验设备、部件与器件1、+5V直流电源2,双踪示波器(另配3、连续脉冲源4、单次脉冲源5、十六位逻辑电平开关输出6、十六位逻辑电平输入及高电平显示7、74LS73四、实验内容1、按照图82连接实验电路。CP输入端接单次脉冲源。三个JK触发器的Q 输出端接逻辑电平显示输入端。在CP输入端

38、逐个加入脉冲观察三个触发器输出端的状态。并记入表81中;表81 2、设计一个可逆运行的三相六拍环形分配器线路,并自拟实验观察方案;3、设计一个串行数据检测器。对它的要求是:连续输入3个或3个以上的1时输出为1,其他输入情况下输出为0,设计电路并测试。五、实验报告1、画出完整的实验线路;2、总结分析实验结果。六、实验预习要求1、复习有关脉冲分配器的原理;2、按实验任务要求,设计实验线路,并拟定实验方案及步骤。实验九 脉冲信号产生电路的研究一、实验目的1、掌握使用门电路构成脉冲信号产生电路的基本方法2、进一步了解影响输出脉冲波形参数与电路参数的关系3、学习石英晶体稳频原理和使用石英晶体构成振荡器的

39、方法 二、实验原理1、利用与非门组成脉冲信号产生电路与非门作为一个开关倒相器件,可用以构成各种脉冲波形的产生电路。电路的基本工作原理是利用电容器的充放电,当输入电压达到与非门的阑值电压r V 时,门的输出状态即发生变化。因此,电路输出的脉冲波形参数直接取决于电路中阻容元件的数值。2、非对称型多谐振荡器 图91非对称型振荡器 图92对称型振荡器如图91所示,它的输出波形是不对称的,输出脉冲宽度(TTL 与非门1W t RC= 2 1.2W t RC = 2.2T R C =调节R 和C 值,可改变输出信号的振荡频率,通常用改变C 实现输出频率的粗调,改变电位器R 实现输出频率的细调。 3、对称型

40、多谐振荡器如图92所示,由于电路完全对称,电容器的充放电时间常数相同,故输出为对称的方波。改变R 和C 的值,可以改变输出振荡频率。如输出端加一非门,可实现输出波形整形。一般取1R K ,当1R K =,100C pF =100F 时,f 为几H z 几M H z ,脉冲宽度120.72W W t t RC =, 1.4T R C =4、带RC 电路的环形振荡器电路如图93所示。非门4用于输出波形整形,R 为限流电阻,一般取100 ,电位器W R 要求1K 。电路利用电容C 的充放电过程,控制D 点电压D V ,从而控制与非门的自动启闭,形成多谐振荡,电容C 的充电时间1W t 、放电时间2W

41、 t 和总的振荡周期T 分别为:10.94W t RC = 2 1.26W t RC = 2.2T R C = 图93 带有R C 电路的环形振荡器调节R 和C 的大小可改变电路输出的振荡频率。以上这些电路的状态转换都发生在与非门输入电平达到门的阈值电平T V 的时刻。在T V 附近电容器的充放电速度已经缓慢,而且T V 本身也不够稳定,易受温度、电源电压变化等因素以及干扰的影响。因此,电路输出频率的稳定性较差。5、石英晶体稳频的多谐振荡器当要求多谐振荡器的工作频率稳定性很高时,上述几种多谐振荡器的精度已不能满足要求。为此常用石英晶体作为信号频率的基准。用石英晶体与门电路构成的多谐振荡器常用来

42、为微型计算机等提供时钟信号。 (a 0f =几M H z 几十M H z (b 0f =100K H z (5K H z 30M H z (c 0f =32768215H z H z = (d 0f =100K H z图94常用的晶体振荡电路图94所示为常用的晶体稳频多谐振荡器。(a 、(b为TTL 器件组成的晶体振荡电路;(c,(d为CMOS 器件组成的晶体振荡电路,一般用于电子表中,其中晶体的0f =32768H z 。图94(c中,门1用于振荡,门2用于缓冲整形。f R 是反馈电阻,通常在几十兆欧之间选取,一般选22M 。R 起稳定振荡作用,通常取十至几百千欧。1C 是频率微调电容器,2

43、C 用于温度特性校正。 三、实验设备、部件与器件1、+5V 直流电源2、双踪示波器(另配3、数字频率计4、74LS 00 (或CC4011 3DK 22 2CK 15、晶振32768Hz 电位器、电阻、电容若干四、实验内容1、用与非门74LS 00按图91构成多谐振荡器,其中R 为10K 电位器,C 为0.01F。(1、用示波器观察输出波形及电容C 两端的电压波形,列表记录之; (2、调节电位器观察输出波形的变化,测出最高和最低频率;(3、用一只100pF 的电容器跨接在74LS 00的14脚与7脚的最近处,观察输出波形的变化及电源上纹波信号的变化,记录之。2、用74LS 00按图92接线,取

44、1R K =,0.047C F =,用示波器观察输出波形,记录之。3、用74LS 00按图93接线,其中定时电阻W R 用一个510与一个1K 的电位器串联,取100R =、0.1C F =。(1、W R 调到最大时,观察并记录A 、B 、D 、E 及0V 各点电压的波形,测出0V 的周期T 和负脉冲宽度(电容C 的充电时间并与理论计算值比较;(2、改变W R 值,观察输出信号0V 波形的变化情况。 五、实验报告1、画出实验电路,整理实验数据与理论值进行比较;2、用方格纸画出实验观测到的工作波形图,对实验结果进行分析。 六、实验预习要求1、复习自激多谐振荡器的工作原理;2、画出实验用的详细实验

45、线路图;3、拟好记录、实验数据表格等。实验十 555时基电路及其应用一、实验目的1、熟悉555型集成时基电路结构、工作原理及其特点;2、掌握555型集成时基电路的基本应用。 二、实验原理集成时基电路又称为集成定时器或555电路,是一种数字、模拟混合型的中规模集成电路,应用十分广泛。其电路类型有双极型和CMOS 型两大类,二者的结构与工作原理类似。几乎所有的双极型产品型号最后的三位数码都是555或556;所有的CMOS 产品型号最后四位数码都是7555或7556,二者的逻辑功能和引脚排列完全相同,易于互换。555和7555是单定时器。556和7556是双定时器。双极型的电源电压为5C C V V

46、 =+15V +,输出的最大电流可达200mA ,CMOS 型的电源电压为3C C V V =+18V+。1,555电路的工作原理555电路的内部电路方框图如图101(a 所示。它含有两个电压比较器。一个基本RS 触发器,一个放电开关管T ,比较器的参考电压由三只5K 的电阻器构成的分压器提供。引脚排列如图101(b 所示。 图101 555电路的内部电路方框图及引脚排列定义如下:1脚(G N D 地,2脚(L T 触发输入,3脚(O U T 输出端,4脚(D R 复位端,5脚(C V 控制电压,6脚(H T 阈值输入,7脚(T C 放电端,8脚(C C V 电源端。555定时器的基本功能如表

47、101所示。 表101 555定时器功能表 555定时器主要是与电阻、电容构成充放电电路,并由两个比较器来检测电容器上的电压,以确定输出电平的高低和放电开关管的通断。这就很方便地构成从微秒到数十分钟的延时电路,可方便地构成单稳态触发器、多谐振荡器、施密特触发器等脉冲产生或波形变换电路。2、555定时器的典型应用 (1、构成单稳态触发器 图102 单稳态触发器图102(a为由555定时器和外接定时元件R 、C 构成的单稳态触发器。触发电路由1C 、1R 、D 构成,其中D 为钳位二极管,电源接通瞬间,电路有一个稳定的过程,即电源能通过电阻R 向电容C 充电,当C V 上升到23C C V 时,触

48、发器复位,0V 为低电平,放电三极管导通,电容C 放电,电路进入稳定状态,此时0V 为低电平。当有外部负脉冲触发信号经1C 加至2脚,并使其电位瞬间低于13C C V ,触发器发生翻转,电路进人暂稳态。0V 输出为1,电路又发生翻转,0V 输出再次为0,放电三极管截止,电容C 开始充电,至C V =2C C V 时,放电三极管导通,电容C 放电,电路恢复至稳定状态。暂稳态的持续时间W t (即为延时时间决定于外接元件R 、C 值的大小。1.1W t RC通过改变R 、C 的大小,可使延时时间在几个微秒到几十分钟之间的变化。当这种单稳态电路作为计时器,可直接驱动小型继电器,并可以使用复位端(4脚

49、接地的方法来中止暂态,重新计时。此外尚须用一个续流二极管与继电器线圈并接,以防继电器线圈产生的反电动势损坏内部功率管。(2、构成多谐振荡器 图103 多谐振荡器如图103(a,由555定时器和外接元件1R 、2R 、C 构成多谐振荡器,脚2与脚6直接相连。电路没有稳态,仅存在两个暂稳态,电路亦不需要外加触发信号,利用电源通过1R 、2R 向C 充电,以及C 通过2R 向放电端C C 放电,使电路产生振荡。电容C 在13C C V 和23C C V 之间充电和放电,其波形如图103(b所示。输出信号的时间参数是12W W T t t =+,1120.7(W t R R C =+,220.7W t

50、 R C =(3、组成占空比可调的多谐振荡器电路如图104,它比图103所示电路增加了一个电位器和两个导引二极管。1D 、2D 用来决定电容充、放电电流流经电阻的途径(充电时1D 导通,2D 截止;放电时2D 导通,1D 截止。占空比1120.70.7(W A A W W A B A Bt R C R q t t R R CR R =+可见,若取A B R R =,电路即可输出占空比为50%的方波信号。 (4、组成占空比连续可调并能调节振荡频率的多谐振荡器 图104占空比可调 图105占空比连续可调并能调节振荡频率 电路如图105所示。对1C 充电时,充电电流通过1R 、1D 、1W 、2W

51、;放电是通过1W 、2W 、2D 、2R 。当1R =2R ,2W 调至中心点因充放电时间基本相等,其占空比约为50 % ,此时调节2W 仅改变频率,占空比不变。如2W 调至偏离中心点,再调节1W ,不仅振荡率改变,而且对占空比也有影响。1W 不变,调节2W 仅改变占空比,对频率无影响。因此,当接通电源后应首先调节1W 使频率至规定值,再调节2W ,以获得需要的占空比。若频率调节的范围比较大,还可以用波段开关改变1C 的值。(5、组成施密特触发器 图106施密特触发器电路如图106,只要将脚2,6连在一起作为信号输入端,即得到施密特触发器。图107示出了S V 、i V 和0V 的波形图。设被

52、整形变换的电压为正弦波S V ,其正半波通过二极管D 同时加到555定时器的2脚和6脚,得i V 为半波整流波形。当i V 上升至23C C V 时,0V 从高电平翻转为低电平;当i V 下降到13C C V 时,0V 又从低电平翻转为高电平。电路的电压传输特性曲线如图108所回差电压23131C C C C C C V V V V =-=。 图107波形变换图 图108电压传输特性三、实验设备、部件与器件1、+5V 直流电源2、双踪示波器(另配3、连续脉冲源 3、单次脉冲源 5、低频信号源 6、数字频率计7、逻辑电平显示器 8、555、2CK 13x2电位器、电阻、电容若干四、实验内容1、单稳态触发器(1、按图10连线,取100R K =47C F =,输入信号由单次脉冲源提供,输出接逻辑电平显示输入端,用双踪示波器观测i V 、C V 和0V 波形;(2、将R 改为1K ,C 改为0.1,输入端加1K H z 的连续脉冲,观测波形i V 、CV 和0V ,测定幅度及暂稳时间。2、多谐振荡器(1、按图103接线,用双踪示波器观测C V 和0V 的波形,测定频率; (2、按图104接线,组成占空比为50%的方波信号发生器。观测C V 和0V 波形,测定波形参数;(3、按图105接线,通过调节1W R