可编程逻辑器件的开发与应用_图文

1、9.1 通用可编程逻辑器件GAL9.2 ABEL-HDL硬件描述语言9.3 开发软件ISP Synario操作简介*9.4 可编程逻辑器件CPLD/FPGA *9.5 MAX+PLUSII开发软件逻辑器件,即可用来实现特定逻辑功能的电子器件。最基本的逻辑关系有“与”、“或”、“非”等。门电路等都是逻辑器件,如74LS08(2输入四与门实现“与”逻辑,74LS32(2输入四或门实现“或”逻辑,这是实现简单逻辑功能,还有很多电路实现复杂逻辑功能,如微处理器等,这类是定制器件。如图1所示: 定制逻辑器件还有一类是可编程逻辑器件,称为PLD (Programmable Logical Device。如

2、图2所示: 可编程器件大多数典型的PLD器件是由二级组合网络构成的。通常第一级是“与”阵列;第二级是“或”阵列。输入连接“与”阵列,在其中进行“与”逻辑组合,形成乘积项。然后乘积项转入“或”阵列,在“或”阵列中由不同的乘积项构成所要求的逻辑函数输出。一、PLD器件及其分类二、PAL、GAL器件的结构三、应用电路设计PROM PLA PALGAL 低密度可编程逻辑器件(LDPLDEPLD CPLD FPGA 高密度可编程逻辑器件(HDPLD可编程逻辑器件(PLD 按集成密度分为按结构分为-基于与/或阵列结构的器件SPLD(PROM、PLA、PAL、GAL、CPLD(EPLD,并称之为PLD。-基

3、于门阵列结构的器件(FPGA按编程工艺分为1.熔丝和反熔丝编程器件。如:Actel的FPGA器件。2.SRAM器件。如:Xilinx的FPGA器件。3.UEPROM器件,即紫外线擦除/电编程器件。如大多数的EPLD器件。4.EEPROM器件。如:GAL、CPLD器件。与门乘积项B L 1AL2L3G 1L=A+B+C+ D DDDD D A B C 或项或门01AB 例:或门阵列与门阵列输入B AY Z基本的PLD结构与阵列可编程或阵列固定1 PAL结构与阵列可编程使输入项增多,或阵列固定使器件简化。与项有被浪费的情况且寄存器和I/O数量有限。或阵列固定明显影响了器件编程的灵活性PAL 实现逻

4、辑函数的原理用与或阵列实现全加器。An 、Bn -加数,被加数Cn -低位进位Cn+1 -本位进位Sn -和数全加器的最简与或表达式:nn n n n n n n n n n n n n n n n n n n C B C A B A C C B A C B A C B A C B A S +=+=+1. PAL 、GAL 结构B n A n “或”阵列(固定C nnn n n n n n n n n n n n n n n n n n n C B C A B A C C B A C B A C B A C B A S +=+=+1A n B n C nA nB nC nA nB nC nA

5、nB nC n A n B nA n C n. PAL 、GAL 结构在与/或阵列的基础上再增加触发器,便可以构成既可以实现组合逻辑功能,又可以实现实现时序逻辑功能的PLD 器件了。PAL 实现逻辑函数的原理(续. PAL 、GAL 结构2 GAL结构(以GAL16V8为例组成:1个可编程的与阵列8个输入缓冲器8个输出/反馈缓冲器8个三态输出缓冲器8个输出逻辑宏单元1个时钟输入CLK 缓冲器1个输出使能缓冲器1个可编程的与阵列8个输入缓冲器8个输出/反馈缓冲器8个三态输出缓冲器8个输出逻辑宏单元1个时钟输入CLK 缓冲器1个输出使能缓冲器. PAL 、GAL 结构输出逻辑宏单元(OLMC 结构

6、1个或门1个异或门1个D 触发器4个多路开关结构控制字S Y N. PAL 、GAL 结构输出逻辑宏单元OLMC(n的5种组态1.OLMC(n的功能取决于熔丝状态SYN、AC0及AC1(n。取不同的SYN、AC0及AC1(n组合,可以得到宏单元OLMC(n的不同的等效电路,或称不同的组态。2. GAL16V8的OLMC(n宏单元的5种组态,如表9.1.6所示。3. 在ABEL器件库中,根据GAL16V8的不同工作模式,给GAL16V8器件三个工业标号,如表9.1.7所示。表9.1.7 GAL16V8器件三个工业标号器件工业标号意义GAL16V8P16V8S简单模式SYN=1,AC0=0P16V

7、8C复合模式SYN=1,AC0=1P16V8R寄存器模式SYN=0,AC0=1GAL16V8的工作模式 1 2 3 4 5 6 7 8 9 10 I0 I1 I2 I3 VCC I11 F5 F4 F3 F2 F1 F0 I10 I9 20 19 18 17 16 15 14 13 12 11 组合输出 单向引脚 5V 1 2 3 4 5 6 7 8 9 10 I0 I1 I2 I3 VCC F1 B5 B4 B3 B2 B1 B0 F0 I9 20 19 18 17 16 15 14 13 12 11 组合输出双向引脚 5V 组合输出单向引脚 P16V8S I4 I5 I6 I7 I8 GND P16V8C I4 I5 I6 I7 I8 GND 组合输出单向引脚 图9.1.5 GAL16V8工作于简单模式图 1 2 3 4 5 6 7 8 9 10 CLK I1 I2 I3 VCC B1 R5 R4 20 19 18 17 16 15 14 13 12 11 寄存器输出 单向引脚 5V 组合输出双向引脚 图9.1.6 GAL16V8工作于复合模式 P16V8R I4 R3 I5 R2 I6 R1 I7 R0 I8 B0 GND OE 组合输出双向引脚 图9.1.7 GAL16V8工作于寄存器模式 GAL16V8的行地址分布图 位