EDA课程设计——数字跑表

1、燕 山 大 学 课 程 设 计 说 明 书第一章 引言数字电子技术的应用一直在向着广度和深度扩展。时至今日,“数字化”的浪潮几乎席卷了电子技术应用的一切领域。由于电子产品的更新周期日益缩短,新产品开发速度日益加快,因而对电子设计自动化(EDA)提出了更高的要求,也有力地促进了EDA技术的发展和普及。在数字集成电路方面,电路的集成度如摩尔定律(Moores Law)所预言的那样，以每1-2年翻一番的速度增长，使电路的复杂程度越来越高、规模越来越大。同时，在基本技能方面，对使用EDA工具的能力也提出了更高的要求。因此，学好EDA课程设计至关重要。第二章 设计说明1.器件介绍-集成十进制加法计数器7

2、4160 集成同步十进制加法计数器74160。图2-1给出了74160的引脚排列图和逻辑符号图。除了具有十进制加法计数功能外，还具有异步复位、同步预置数和计数状态保持、对输入的时钟信号进行分频等功能。CLRN为异步复位端,LDN为预置数控制端,A-D为预置状态输入端,RCO为进位输出端,ENT和ENP为工作状态控制端(双使能端)。型号时钟方式触发方式进制数计数方式复位方式置数方式进借位方式使能方式74160同步上升沿10加法异步0有效同步0有效有双使能1有效图2-1 74160逻辑符号图 表2-1 74160功能特性 表2-2是74160的功能表,它给出了各种控制信号作用下计数器的工作状态,具

3、体如下。序号CLKCLRNLDNENP ENT工作状态1×0×× ×复位210× ×预置数3111 1正常计数4×11× 0保持,且C=05×110 1保持 表2-2 74160的功能表当CLRN=0时,无论其他功能端为何状态,计数器都将复位,有QDQA=0000(注:QD为状态端最高位)。 当CLRN=1、LDN=0时,计数器处于预置数状态。在出现此情况后的第一个CLK上升沿,将预置输入端加载的数据送入计数器,即有QDQA=DA(注:D为置入端最高位)。只有当CLRN=LDN=1,并且ENP=ENT=1

4、时,计数器才能进行正常的计数工作。在每个CLK的上升沿,计数值加一。当CLRN=LDN=1,并且ENP任意,ENT=0时,计数器处于保持状态,但进位信号RCO=0。当CLRN=LDN=1并且ENP=0、ENT=1时,计数器处于保持状态,此时进位信号RCO取决于所保持的计数状态值。2.模块介绍一百进制加法计数器采用串行进位将两片74160级联成一百进制计数器。以低位片的进位输出作为高位片的时钟信号。如图2-2所示,两片74160采用串行进位方式连接。以第一片的进位输出信号RCO通过反相器后连接到第二片的时钟端上。这样每计入10个脉冲,第一片的进位输出信号RCO输出一个正脉冲,反相后变为负脉冲,其

5、上升沿正好对应第十个脉冲,第二片数值增加一。 图2-2 一百进制加法计数器六十进制加法计数器 利用整体置零法将两片74160接成六十进制计数器。如图2-3所示,首先采用并行进位法将两片74160级联,构成一百进制计数器,然后将一个四输入与非门的四个输入端分别连接第一片74160的QD、QA端和第二片74160的QC、QA端,输出端同时连接两片74160的同步预置数控制端LND。计数器起点状态为0,当计入第五十九个脉冲后,即第一片74160的值为九,和第二片74160的值为五时,与非门输出低电平,两个LND=0。这样,当第六十个脉冲输入时,两片计数器被同时置零,完成一个计数循环。分频器 7416

6、0 十进制加法计数器完成一个工作循环需要输入十个脉冲,分别对应十个状态。这些状态按照四位二进制数值递增的顺序进行变化,即加法计数。如图2-4,如果设CLK周期为T,则QD输出的波形周期为10T。从频率角度考虑, 如果设CLK频率为f,则QD输出的脉冲波形频率为1/10f。由此看出计数器具有对输入的时钟信号进行分频的功能,可作为分频器使用。QD为对时钟信号的10分频。 图2-3 六十进制加法计数器图2-4 分频器3.数字跑表总电路图 如图2-5,一百进制计数器作为数字跑表的百分秒位。与一百进制计数器输出端相连的六十进制计数器做秒位。与秒位相连的六十进制计数器做分钟位。分频器对输入的时钟信号CLK

7、进行10分频后,QD输出端接一百进制计数器的时钟信号输入端。一百进制计数器的输出端通过反相器后连接到秒位的时钟信号输入端,这样每计入一百个脉冲,一百进位计数器的高位片进位输出信号输出一个正脉冲,反相器使其变为负脉冲,其上升沿正好对应第一百个脉冲,使秒位的低位片增加一。同理秒位由于经过与非门输出,不需再接入反相器,直接接入分钟位的时钟信号输入端。这样,秒位每计入六十个脉冲,秒位高位片的输出信号变为负脉冲,使其上升沿正好对应秒位的第六十个脉冲,使分钟位的低位片加一。为实现暂停/启动功能,只需将最低位暂停,且进位信号为零,因此只需将百分秒的低位片的ENT、ENP同时接拨码开关。当使数字跑表暂停时,拨

8、码开关给低电平。当使数字跑表重新启动时,给拨码开关高电平。为实现重新开始功能,将计数器的所有复位端CLRN同时接入一个拨码开关。当是数字跑表重新开始时,先给拨码开关低电平,使计数器清零,再给拨码开关高电平,使其重新开始计数,即实现重新开始功能。为实现超时提示功能,在分钟位的置数输出端加一个反相器。这样每到五十九分钟,给出一个高电平。连接一个红色灯,高电平使其发光。发光时间为一分钟。如图2-5 数字跑表总电路图第三章 仿真图1.分频器仿真图 图3-1 分频器仿真图2.正常计数仿真图由于数字跑表的周期是时钟信号周期的三百六十万倍,因此无法显示一个周期的完整波形。局部如图4-2。 3-2 正常计数仿

9、真图3. 暂停/启动功能仿真图 3-3 暂停/启动功能仿真图4. 重新开始功能仿真图 3-4 重新开始功能仿真图5. 超时提示功能仿真图3-5 超时提示功能仿真图当为五十九分钟时g1输出为高电平，持续时间为一分钟。 第四章 管脚锁定及硬件连线情况 管脚锁定情况如图3-5。六片用于计数器的74160的输出接静态数码管，从低位到高位，分别接静态数码管DS1B、DS2B、DS3B、DS4B、DS5B、DS6B。分钟位的输出接灯LED_I01。时钟输入信号选择1024HZ。两个控制使能端的输入接两个拨码开关SW6、SW7。 其中时钟信号和数码管DS5B、DS6B为外接，需选择空闲口，再锁定管脚号。 第

10、五章 总结为期一周的课程设计中,第一天上午,两位老师耐心讲解了软件和硬件的使用方法。下午,拿到了自己的设计任务书。拿到任务书后,首先根据数字跑表的功能,确定选用的器件为74160。再根据74160的使用特性接线。当天晚上我就把电路图连好了。第二天上午,去教室做仿真。由于数字跑表的一个周期是输入时钟信号的三百六十万倍,非常大,因此要仿真出一个完整的波形非常麻烦,在电脑中无法完全显示出来。就为这个,我仿真了整整一个上午。下午,开始锁定管脚。第三天上午,我就开始上箱了。在上箱的过程中出现了三个问题。一个是,在软件的电路图中,没有为六个数码管的位控位设定高电平。第二是,下载并连线后,没有再运行一下程序,因此什么现象也没发生。第三个问题是,仿真出来后,老师检查出,输入时钟信号的频率相差太远,于是我又为输入端接了一个十分频的74160分频器。下午,帮助同学锁管脚,上箱。由于其他同学有的用到点阵、彩灯等以前没有接触过的东西,而我的任务又相对来说比较简单,因此,我在帮助其他同学的过程中,也帮助自己了解了这方面的知识。第四天,整理设计,准备周五的答辩。衷心感谢两位老师清晰的讲解