第2章80X86Pentium系列微处理器

1、第2章 80X86/Pentium系列微处理器引入：计算机必须有一个控制并执行指令的部件，该部件不仅要与计算机的其它功能部件进行信息交换，还要控制它们的操作，所以被称为中央处理部件或CPU。本章以8086/8088为例主要介绍控制器的工作原理和系统组成。本章知识点：1、 8088/8086编程结构2、 8086/8088 CPU的引脚及功能3 、80X86/Pentium微处理器编程结构4、 典型时序分析2.1 8086/8088编程结构2.1.1 8086/8088微处理器的结构及其功能8086：Intel系列的16位微处理器，16条数据线、20条地址线，可寻址地址范围220=1MB，808

2、6工作时，只要一个 5V 电源和一个时钟，时钟频率为5MHz 。8088：内部与8086兼容，也是一个16位微处理器，只是外部数据总线为8位，所以称为准16位微处理器。它具有包括乘法和除法的16位运算指令，所以能处理16位数据，还能处理8位数据。8088有20根地址线，所以可寻址的地址空间达220即1M字节。 一、8086/8088CPU内部结构从功能上看，可以分为两大部分：Ø 总线接口单元BIU (Bus Interface Unit)Ø 执行单元EU (Execution Unit) 8086CPU内部结构框图见图2-1所示。二、各部件功能1、 总线接口单元(BIU)&

3、#216; 总线控制逻辑(输入/输出控制电路)2、分时传递地址信息或数据信息Ø 指令队列缓冲器用于暂存指令、取指令和执行指令可重叠操作1、 指令队列至少保持一条指令，且只要有一条指令，EU就开始执行2、 指令队列只要有空余，BIU就自动执行取指令操作，直到填满为止3、 若EU在执行指令过程中需要对MEM/IO进行存取，则BIU在执行完现行取指操作总线周期后的下一总线周期中进行4、 当EU执行跳转指令时，EU要求BIU从新的地址中重新取指，则BIU清空队列中的原有指令，重新取指到的第一条指令直接送至EU，随后指令填入队列4个16位段寄存器Ø 地址生成 16位指令指针寄存器IP

4、（Instruction PointerØ ）Ø20位地址产生器4个16位段地址寄存器（8086CPU将1MB寻址空间分为若干段，由段寄存器来识别当前寻址的段，每个段功能各不相同）CS(Code Segment) 代码段寄存器，指示当前执行程序所在存储器的区域；DS(Data Segment) 数据段寄存器，指示当前程序所用之数据的存储器区域；SS(Stack Segment) 堆栈段寄存器，指示当前程序所用之堆栈位于的存储器区域；ES(Extra Segment) 附加段寄存器，指示当前程序所用之数据位于的另外存储器区域，在字符串操作中常用到。16位指令指针寄存器IP，存

5、储指令在代码段中的偏移地址1、 程序运行中自动加1，指向下一条要执行指令的偏移地址2、 当程序执行到跳转、调用、中断等指令时，IP中的值将根据条件变化3、 通常不能被直接访问，也不能直接赋值，指令中不会出现对IP的操作20位的地址加法器20位CS左移4位IP或偏移地址+地址加法器CS16位物理地址20位说明：（1）指令队列缓冲器：在执行指令的同时，将取下一条指令，并放入指令队列缓冲器中。CPU执行完一条指令后，可以指令下一条指令（流水线技术）。提高CPU效率。（2）地址加法器：产生20位地址。CPU内无论是段地址寄存器还是偏移量都是16位的，通过地址加法器产生20位地址。2、执行单元EU功能：

6、（1）从指令队列中取出指令。（2）对指令进行译码，发出相应的控制信号。（3）接收由总线接口送来的数据或发送数据至接口。（4）进行算术运算。执行部件的组成：（1）四个通用寄存器AX、BX、CX、DX。 四个通用寄存器都是16位或作两个8位来使用。（2）专用寄存器SP-堆栈指针寄存器，指示栈顶的偏移地址BP-基址指针寄存器，表示数据在堆栈段中的基地址DI-目的变址寄存器，SI- 源变址寄存器（3）算术逻辑单元ALU 完成8位或者16位二进制算术和逻辑运算，计算偏移量。（4）数据暂存寄存器协助ALU完成运算，暂存参加运算的数据。（5）执行部件的控制电路从总线接口的指令队列取出指令操作码，通过译码电路

7、分析，发出相应的控制命令，控制ALU数据流向。（6）*标志寄存器借进位标志奇偶标志半借进位标志零标志符号标志单步中断方向标志中断允许溢出标志16位寄存器，其中有7位未用。D15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0OFDFIFTFSFZFAFPFCF说明:(1) 溢出标志位OF: (2) 进位/借位标志位CFOF = 1 溢出 CF = 1 有进/借位OF = 0 不溢出 CF = 0 无进/借位(3) 辅助进位/借位标志位AF (4) 符号标志位SFAF = 1 有进/借位 SF = 1 结果为负数AF = 0 无进/借位 SF = 0 结果为正数 (5) 零

8、状态标志位ZF (6) 奇偶标志位PFZF = 1 结果为全0 PF = 1 有偶数个“1”ZF = 0 结果不为全0 PF = 0 有奇数个“1”(7) 控制标志位DF (8) 中断控制标志位IFDF = 1 递减方式 IF = 1 允许中断 DF = 0 递增方式 IF = 0 屏蔽中断(9) 陷阱控制标志位TFTF = 1 单步方式TF = 0 正常方式2.1.2 8086/8088CPU执行程序的操作过程（1）20位地址的形成，并将此地址送至程序存储器指定单元，从该单元取出指令字节，依次放入指令队列中。（2）每当8086的指令队列中有2个空字节，8088指令队列中有1个空字节时，总线接

9、口部件就会自动取指令至队列中。（3）执行部件从总线接口的指令队列首取出指令代码，执行该指令。（4）当队列已满，执行部件又不使用总线时，总线接口部件进入空闲状态。（5）执行转移指令、调用指令、返回指令时，先清空队列内容，再将要执行的指令放入队列中。2.2 8086/8088微处理器的引脚及工作模式图2-2 8086/8088 CPU的引脚图2.2.1 8086/8088微处理器的引脚及功能8086 CPU的40条引脚信号按功能可分为四类：地址总线、数据总线、控制总线和其它(时钟与电源)，如图2-2所示。一、最小模式和最大模式的概念根据所连的存储器和外设规模的不同，使它们可以在两种模式下工作：最小

10、模式：只有一8086/8088CPU。最大模式：有两个或两个以上的CPU，一个为主CPU8086/8088，另一个为协CPU8087/8089。指令周期：执行一条指令所需要的时间。总线周期（机器周期）：CPU通过总线与存储器或I/O接口进行一次数据传输所需的时间。T状态（时钟周期）：CPU处理动作的最小单位。二、8086的引脚信号1、 最小模式（ MN/MX接5V） AD15AD0，地址/数据总线（复用引脚、双向、三态） A19/S6A16/S3，地址/状态总线 （复用引脚，输出，三态） BHE/ S7，高8位数据允许/状态线 MN/MX，最小/最大模式控制信号，输入 RD，读信号 WR，写信

11、号M/IO，存储器/输入输出控制信号 ALE，地址锁存允许信号READY(Ready)，准备就绪信号INTR，可屏蔽中断请求信号INTA，中断响应信号 NMI，非屏蔽中断请求信号RESET，系统复位信号 DEN，数据允许信号 (DT/R，数据发送/接收控制信号 HOLD，总线保持请求信号输入 HLDA，总线保持响应信号 TEST，测试信号 CLK，时钟输入信号 VCC(+5V)，GND 2、 最大模式（ MN/MX接地）8086 CPU工作在最大模式时，其2431引脚需重新定义，如下表所示。 QS1/QS0，指令队列状态信号 S2、S1、S0 ，总线周期状态信号 LOCK ，总线封锁信号 RQ

12、/GT1和RQ/GT0 ，总线请求信号输入/总线请求信号允许输出2.2.2 8086在最小和最大模式下的典型配置图2-3 8086最小工作模式的典型配置一、 8086最小工作模式的典型配置在最小工作模式系统配置中，除了8086 CPU外，还需要在外围电路中加入：Ø 1片8284A，作为时钟发生器。Ø 3片8282(8位锁存器)或74LS373，作为地址锁存器。Ø 2片8286/8287或74LS245，作为双向总线收发器，以增加数据总线的驱动能力。二、 8086最大工作模式的典型配置从图2-9和图2-10中可以看出，8086CPU在最大模式和最小模式之间的主要区别

13、是：在最大模式下，需要增加一个转换控制信号的电路，用来对CPU发出的控制信号进行变换和组合，即8288总线控制器。8288接受8086CPU的状态信号S2、S1和S0，经过变换和组合，由8288产生并发出对存储器或I/O端口的读/写信号，产生和发出对地址锁存器8282及总线收发器8286的控制信号等。图2-4 8086最大工作模式的典型配置三、 8086最小模式和最大模式的比较1、不同之处最小模式下系统控制信号直接由8086CPU提供；最大模式下因系统复杂，芯片数量较多，为提高驱动能力和改善总线控制能力，大多数的系统控制信号由总线控制器8288提供。最小模式下8086的31、30脚提供一组总线

14、请求/响应信号（HOLD、HLDA），而最大模式下8086的31、30脚将提供两组总线请求/响应信号（RQ/GT0、RQ/GT1）。2、相同之处：8086的低位地址线与数据线复用，为保证地址信号维持足够的时间，需使用ALE信号将低位地址线锁存（通过锁存器8282），以形成真正的系统地址总线； 8086的数据线通过数据收发器8286后形成系统数据总线，以增大驱动能力，数据收发器主要由DEN和DT/R两个信号控制。 习题与思考：18086/8088系统中为什么一定要有地址锁存器？需要锁存哪些信息？2若8086CPU工作于最小模式，试指出当CPU完成将AH的内容送到物理地址为 91001H的存储单元

15、操作时，以下哪些信号应为低电平：M/、/S7、 DT/。若CPU完成的是将物理地址91000H单元的内容送到AL中，则上述哪些信号应为低电平。3什么是引脚的分时复用？请说出8086/8088CPU有哪些引脚是分时复用引脚？其要解决的问题是什么？4试说明8086/8088工作在最大和最小模式下系统基本配置的差异。2.3 Pentium系列微处理器简介2.3.1 Pentium的原理结构图2-5 Pentium CPU原理结构图一、Pentium CPU内部的主要部件总线接口部件U流水线和V流水线指令高速缓冲存储器Cache数据高速缓冲存储器Cache指令预取部件指令译码器浮点处理部件FPU分支目

16、标缓冲器BTB微程序控制器中的控制ROM寄存器组Pentium微处理器的原理结构图如上图所示二、原理结构在Pentium CPU中，总线接口部件实现CPU与系统总线之间的连接，其中包括64位双向的数据线、32位地址线和所有的控制信号线，具有锁存与缓冲等功能，总线接口部件实现CPU与外设之间的信息交换，并产生相应的各类总线周期1、 互相独立的指令Cache和数据Cache Pentium则在片内设置了2个独立的8KB Cache，分别用于存放指令代码与数据。2、超标量流水线 Pentium有U、V两条指令流水线，故称之为超标量流水线，超标量流水线技术的应用，使得Pentium CPU的速度较80

17、486有很大的提高。因此，超标量流水线是Pentium系统结构的核心。3、重新设计的浮点运算部件如图2-5所示，浮点运算部件内有专门用于浮点运算的加法器、乘法器和除法器，还有80位宽的8个寄存器构成了寄存器堆，内部的数据通路为80位。浮点运算部件支持IEEE754标准的单、双精度格式的浮点数，还可以使用一种临时实数的80位浮点数。4、以BTB实现动态转换预测 Pentium采用了分支目标缓冲器（branch target buffer）实现动态转移预测，可以减少指令流水作业中因分支转移指令而引起的流水线断流 引入了转移预测技术，不仅能预测转移是否发生，而且能确定转移到何处去执行程序2.3.2

18、Pentium的寄存器1.Pentium的寄存器可以分为三组：基本寄存器组：包括通用寄存器、指令寄存器、标示寄存器以及段寄存器；系统寄存器组：包括系统地址寄存器、控制寄存器；浮点部件寄存器组：包括数据寄存器堆、控制寄存器、状态寄存器、指令指针寄存器和数据指针寄存器以及标记字寄存器；2.3.3 Pentium的工作模式简介Pentium的虚拟存储器（Vivtual Storage）技术、高速缓存（Cache）技术以及超标量流水线技术是微型计算机系统的三大支柱，虚拟存储器的目标是如何高速允许多个软件进程共享并使用主存储器这一容量有限的存储资源。虚拟存储器的实现不仅仅体现在计算机硬件系统上的完美无缺

19、，而且虚拟存储器技术是操作系统的核心技术，操作系统中存储器管理程序的主要任务就是要将有限的主存储器不断地动态分配给各活动进程Pentium的工作模式分为：实模式、保护模式、虚拟86模式、平展模式、线性空间以及系统管理模式共五种。一、 Pentium工作的保护模式保护模式是受保护的虚拟地址模式的简称。从80386 CPU开始，就具有了保护模式，Pentium CPU内部也设有存储器管理部件MMU，其中，仍然包括分段部件SU和分页部件PU，通过系统程序员编程，Pentium可以工作在只分段或只分页或既分段又分页三种方式。二、 保护模式的三种方式1、只分段不分页Ø 由16位的段选择符和一个

20、32位的偏移地址组成，段选择符的低2位用于保护，高14位指示段，因此，一个进程可允许的最大虚拟空间为214+32=64TB。Ø 段管理部件SU将段选择符与32位虚地址转换成32位线性地址，也是最终的32位物理地址，因此，地址转换速度快。缺点是段的频繁调入调出，耗时多，内存管理性能稍差一点。2、只分页不分段Pentium在页管理部件PU的管理下，可以对存储器只实行分页管理，分段部件SU不工作。与程序的段选择符无关，仅将指令提供的32位虚地址看成是32位的线性地址，无论按4KB分页或是按4MB分页，均可形成32位物理地址，进程所拥有的最大虚存空间都是232=4GB。这种只分页不分段的保护

21、模式也称为平展地址模式，比只分段不分页模式灵活。3、既分段又分页分段分页方式是先分段后分页，在分段的基础上进行分页，分段所形成的32位线性地址不是最后的物理地址，而是提供给分页部件，作为页目录（号）、页表（号）以及页内偏移量，按4KB大小分页。一个进程的最大虚地址空间与只分段的虚地址模式相同，也是64TB，兼有分段与分页的优点，UNIX System V和OS/2操作系统使用了这种保护模式2.3.4 Pentium 系列处理器技术概述自1993年Pentium问世之后，Intel公司相继推出了Ø Pentium Pro(1995)Ø Pentium （1997年）Ø

22、; Pentium （1998年）Ø Pentium 4（2000年）等微处理器，近几年又推出了64位的微处理器Itanium（安腾）Pentium 4微处理器简介Pentium 4晶体管数目增加到4200万个，CPU主频有1.4GHz、2.2GHz等版本，由于主频大大提高，动态电流增加，外加晶体管数目增加，所以电源功耗明显增加，高达55W，没有选用传统的低压供电方式，而是采用了12V直流供电。CPU插座使用478条引脚的产品，采用Socket 423插座将CPU固定在主板上。（1）CPU数据总线的并行传输速率加快，一个总线时钟周期内可同时传输4组64位的数据，称之为四倍爆发式总线技

23、术。P4通过850外围芯片组构成的主机系统，与内存构成双通道的方式传输数据，并行传输带宽可以达到3.2GB/S。（2）Pentium 4内部设计了两组独立运行的ALU，在一个主频时钟周期的上升沿与下降沿之间完成所需要的运算，平均在P4内部一个主频时钟内可以完成2条算术/逻辑运算指令。（3）P4保留了P中MMX指令，同时又增加了70条新的MMX指令。保留了P中原有的SSE指令，又增加了新的SSE指令，组成了共计有144条的所谓SSE2指令集（4）将指令Cache直接连接到分支预取单元与执行单元，这与以往的L1Cache的结构是有区别的，其结构还考虑到了微指令的格式，当执行重复性代码时，可以提高程

24、序运行的速度，称这种技术为指令跟踪缓存（Trace Cache）技术。2.4 典型时序分析引入：前几节我们已学过8086/8088CPU的内、外部结构，两种工作模式，微型计算机系统的工作过程。重点：与微机系统工作过程定时相关的三种周期，时序的基本概念，研究时序的意义，两种工作模式下的典型时间序列分析。2.4.1 相关的基本概念一、什么是时序 时序是计算机操作运行的时间顺序。二、为什么要研究时序(1) 可以进一步了解在微机系统的工作过程中，CPU各引脚上信号之间的相对时间关系。由于微处理器内部电路、部件的工作情况，用户是看不到的，通过检测CPU引脚信号线上，各信号之间的相对时间关系，是判断系统工

25、作是否正常的一种重要途径；(2) 可以深入了解指令的执行过程；(3) 可以使我们在程序设计时，选择合适的指令或指令序列，以尽量缩短程序代码的长度及程序的运行时间。因为对于实现相同的功能，可以采用不同的指令或指令序列，而这些指令或指令序列的字节数及执行时间有可能不相同的。(4) 对于学习各功能部件与系统总线的连接及硬件系统的调试，都十分有意义，因为CPU与存储器、I/O端口协调工作时，存在一个时序上的配合问题。(5) 才能更好地处理微机用于过程控制及解决实时控制的题，三、 指令周期、总线周期及时钟周期 微机系统的工作，必须严格按照一定的时间关系来进行，CPU定时所用 的周期有三种，即指令周期、总

26、线周期和时钟周期。 (1) 指令周期 一条指令从其代码被从内存单元中取出到其所规定的操作执行完毕，所 用的时间，称为相应指令的指令周期。由于指令的类型、功能不同，因此， 不同指令所要完成的操作也不同，相应地，其所需的时间也不相同。也就是 说，指令周期的长度因指令的不同而不同。 (2) 总线周期 我们把CPU通过总线与内存或I/O端口之间，进行一个字节数据交换所进行的操作，称为一次总线操作，相应于某个总线操作的时间即为总线周期。虽然，每条指令的功能不同，所需要进行的操作也不同，指令周期的长度也必不相同。但是，我们可以对不同指令所需进行的操作进行分解，它们又都是由一些基本的操作组合而成的。如存储器

27、的读/写操作、I/O端口的读/写操作、中断响应等，这些基本的操作都要通过系统总线实现对内存或I/O端口的访问的。不同的指令所要完成的操作，是由一系列的总线操作组合而成的，而线操作的数量及排列顺序因指令的不同而不同。 8088的总线操作，就是8088CPU利用总线（AB、DB、CB）与内存及I/O端口进行信息交换的过程，与这些过程相对应的总线上的信号变化的相对时间关系，就是相应总线操作的时序。(3) 时钟周期时钟周期是微机系统工作的最小时间单元，它取决于系统的主频率，系统完成任何操作所需要的时间，均是时钟周期的整数倍。时钟周期又称为T状态。时钟周期是基本定时脉冲的两个沿之间的时间间隔，而基本定时

28、脉冲是由外部振荡器产生的，通过CPU的CLK输入端输入，基本定时脉冲的频率，我们称之为系统的主频率。例如8088CPU的主频率是5MHz，其时钟周期为200ns。一个基本的总线周期由4个T状态组成，我们分别称为4个状态，在每个T状态下，CPU完成不同的动作。四、8086/8088微机系统的主要操作 8086/8088微机系统，能够完成的操作有下列几种主要类型：² 系统的复位与启动操作；² 暂停操作；² 总线操作；（I/O读、I/O写、存贮器读、存贮器写）² 中断操作；² 最小模式下的总线保持；² 最大模式下的总线请求/允许。2.4.2

29、 典型的8088时序分析 指令所执行的操作，可以分为内部操作和外部操作。不同的指令其内、外部操作是不相同的，但这些操作可以分解为一个个总线操作。即总线操作的不同组合，就构成了不同指令的不同操作，而总线操作的类型是有限的，我们如果能够明确不同种类总线操作的时序关系，且可以根据不同指令的功能，把它们分解为不同总线操作的组合，那么，任何指令的时序关系，我们就都可以知道了。一、最小模式下的典型时序CPU为了与存贮器或I/O端口进行一个字节的数据交换，需要执行一次总线操作，按数据传输的方向来分，可将总线操作分为读操作和写操作两种类型；按照读/写的不同对象，总线操作又可分为存贮器读/写与I/O读/写操作，

30、下面我们就最小模式下的总线读/写操作时序，来进行具体分析。(1) 最小模式下的总线读操作时序一个最基本的读周期包含有4个状态，即、，必要时可插入1个或几个。状态有效，用来指出本次读周期是存贮器读还是I/O读，它一直保持到有效。地址线信号有效，高4位通过地址/状态线送出，低16位通过地址/数据线送出，用来指出操作对象的地址，即存贮器单元地址或I/O端口地址。ALE有效，在最小模式的系统配置中我们讲过，地址信号通过地址锁存器8282锁存，ALE即为8282的锁存信号，下降沿有效。（对8088无用）有效，用来表示高8位数据总线上的信息有效，现在通过传送的是有效地址信息，常作为奇地址存贮体的选通信号，

31、因为奇地址存贮体中的信息总是通过高8位数据线来传输，而偶地址体的选通则用。当系统中配有总线驱动器时，使变低，用来表示本周期为读周期，并通知总线驱动器接收数据（）² 状态高四位地址/状态线送出状态信息，。低16位地址/数据线浮空，为下面传送数据准备。引脚成为（无定义）。有效，表示要对存贮器/I/O端口进行读。有效，使得总线收发器（驱动器）可以传输数据（）。² 状态从存贮器/I/O端口读出的数据送上数据总线（通过）。² 状态若存贮器或外设速度较慢，不能及时送上数据的话，则通过READY线通知CPU，CPU在的前沿（即结束末的下降沿）检测READY，若发现READY0，

32、则在结束后自动插入1个或几个，并在每个的前沿处检测READY，等到READY变高后，则自动脱离进入。² 状态在与（或）的交界处（下降沿），采集数据，使各控制及状态线进入无效。二、 最小模式下的总线写操作时序 时序如图2-6所示，最基本的总线写周期也包括四个状态,必要时插入。² 状态基本上同读周期，只有此时为高不是低。² 状态图26总线写周期时序与读周期有两点不同：变成；不是浮空，而是发出要写入存贮器/I/O端口的数据。² 状态² 状态² 状态、三个状态同读周期。已完成CPU存贮器/I/O端口的数据传送，使数据线上的数据无效，同时，使各

33、控制与状态信号无效。图2-7 中断响应周期时序三 中断响应周期(对可屏蔽中断)波形图如图2-7所示，由两个连续的总线周期所组成。说明：要求INTR信号是一个高电平信号，并且维持两个T，因为CPU在一条指令的最后一个T采样INTR，进入中断响应后，它在第一个周期的仍需采样INTR。在最小模式下，中断应答信号来自8086的引脚，而在最大模式时，则是通过、的组合由总线控制器产生。第一个总线周期通过用来通知外设，CPU准备响应中断，第二个总线周期通过通知外设送中断类型码，该类型码通过数据总线的低8位传送，来自中断源。CPU据此转入中断服务子程序。在中断响应期间，为低，数据/地址线浮空，数据/状态线浮空

34、。在两个中断响应周期之间可安排23个空闲周期（8086）或没有（8088）。四、 系统的复位和启动操作（对最大小模式都一样）8086/8088的复位和启动操作，是通过RESET引脚上的触发信号来执行的，当RESET引脚上有高电平时，CPU就结束当前操作，进入初始化（复位）过程，包括把各内部寄存器（除CS）清0，标志寄存器清0，指令队列清0，将FFFFH送CS。重新启动后，系统从FFFF0H开始执行指令。重新启动的动作是当RESET从高到低跳变时触发CPU内部的一个复位逻辑电路，经过7个T状态，CPU即自动启动。要注意的是，由于在复位操作时，标志寄存器被清0，因此其中的中断标志IF也被清0，这样

35、就阻止了所有的可屏蔽中断请求，都不能响应，即复位以后，若需要必需用开中断指令来重新设置IF标志。图2-8系统复位时序复位操作的时序如图2-8所示，表2-1给出了复位后寄存器的状态。表2-1 复位后寄存器的状态寄存器状态寄存器状态寄存器状态F（PSW）0000HIP0000HCS0FFFFHDS0000HSS0000HES0000H指令队列空IF0（禁止）(5) 总线占用周期当系统中有其它总线主设备有总线请求时，向CPU发总线请求信号HOLD，HOLD信号可以与时钟信号异步，则在下一个时钟的上升沿同步HOLD信号。CPU收到HOLD信号后，在当前总线周期的T4或下一个总线周期的T1的后沿，输出保持响应信号HLDA，从下一个时钟周期开始CPU出让总线控制权，进入总线占用周期；DMA传送结束，掌握总线控制权的总线主设备使HOLD信号变低，并在接着的下降沿使HLDA信号变为无效，系统退出总线占用周期。 (6) 总线空操作前面我们曾讲过，只有在CPU与存贮