第3章体系结构2

1、12367复位后的复位后的S3C44B0XS3C44B0X的存储器映射表的存储器映射表 32MB 32MB 32MB 32MB 32MB 28MB 256MB SA27:0 可存取 区域 特殊功能 寄存器（4MB ） SROM （ nGCS0） SROM （ nGCS1） SROM （ nGCS2） SROM （ nGCS3） SROM （ nGCS4） SROM （ nGCS5） SROM/DRAM/SDRAM （ nGCS6） SROM/DRAM/SDRAM （ nGCS7）0 x1000_0000 0 x0 e00_0000 0 x0c00_0000 0 x0 e00_0000 0 x0

2、800_0000 0 x0600_0000 0 x0400_0000 0 x0 200_0000 0 x01c0_0000 0 x0 000_0000 2MB/4MB/8MB/16MB/32MB2MB/4MB/8MB/16MB/32MB111214151618192024 ARM9体系结构框图体系结构框图下页图给出了下页图给出了ARM9TDMIARM9TDMI结构框图。主要有结构框图。主要有7 7部分构成。部分构成。比较最常用的是比较最常用的是ARM920TARM920T内核，后页图给内核，后页图给出了出了ARM920TARM920T结构框图。结构框图。ARM920TARM920T结构主要部分

3、有：结构主要部分有：ARM9TDMIARM9TDMI内核内核CPUCPU、MMUMMU、CacheCache、协处理器接口、运行跟踪、协处理器接口、运行跟踪信息接口信息接口(ETM)(ETM)、JTAGJTAG调试接口、总线接口等调试接口、总线接口等7 7部分构成。部分构成。ARM9TDMI体系结构框图体系结构框图ARM9TDMI CPU指令接口指令接口数据地址接口数据地址接口跟踪接口跟踪接口数据接口数据接口JTAG接口接口指令地址接口指令地址接口ARM9TDMI结构框图结构框图27 ARM9TDMI核性能核性能ARM920T体系结构框图体系结构框图封装与引脚信号封装与引脚信号S3C微控制器是

4、微控制器是272-FBGA封装。封装。其信号可以分成其信号可以分成addr0-addr26、Data0-data31、GPA0-GPA22GPB10、GPC15、GPD15、GPE15、GPF7、GPG15、GPH10、EINT23、nGCS0nGCS7、AIN7、IIC、SPI、OM0-OM3等，大部分都是复用的等，大部分都是复用的301、 S3C2410X概述概述S3C2410X是韩国三星公司推出的是韩国三星公司推出的16/32位位RISC微控制器，其微控制器，其CPU采用的是采用的是ARM920T内核，内核，加上丰富的片内外设，为手持设备和其它应用，提加上丰富的片内外设，为手持设备和其它

5、应用，提供了低价格、低功耗、高性能微控制器的解决方案。供了低价格、低功耗、高性能微控制器的解决方案。1）主要特性）主要特性l具有具有16KB指令指令Cache、 16KB数据数据Cache和存储和存储器管理单元器管理单元MMU。l外部存储器控制器，可扩展外部存储器控制器，可扩展8组，每组组，每组128MB，总，总容量达容量达1GB；支持从；支持从Nand flash存储器启动。存储器启动。l55个中断源，可以设定个中断源，可以设定1个为快速中断，有个为快速中断，有24个外个外部中断，并且触发方式可以设定。部中断，并且触发方式可以设定。l4通道的通道的DMA，并且有外部请求引脚。，并且有外部请求

6、引脚。l3个通道的个通道的UART，带有，带有16字节的字节的TX/RX FIFO，支，支持持IrDA1.0功能。功能。l具有具有2通道的通道的SPI、1个通道的个通道的IIC串行总线接口和串行总线接口和1个通道的个通道的IIS音频总线接口。音频总线接口。l有有2个个USB主机总线的端口，主机总线的端口，1个个USB设备总线的设备总线的端口。端口。l有有4个具有个具有PWM功能的功能的16位定时器和位定时器和1个个16位内部位内部定时器。定时器。l8通道的通道的10位位A/D转换器，最高速率可达转换器，最高速率可达500kB/s；提供有触摸屏接口。提供有触摸屏接口。l具有具有117个通用个通用

7、I/O口和口和24通道的外部中断源。通道的外部中断源。l兼容兼容MMC的的SD卡接口。卡接口。l具有电源管理功能，可以使系统以普通方式、慢速具有电源管理功能，可以使系统以普通方式、慢速方式、空闲方式和掉电方式工作。方式、空闲方式和掉电方式工作。l看门狗定时器。看门狗定时器。l具有日历功能的具有日历功能的RTC。l有有LCD控制器，支持控制器，支持4K色的色的STN和和256K色的色的TFT，配置有配置有DMA通道。通道。l具有具有PLL功能的时钟发生器，时钟频率高达功能的时钟发生器，时钟频率高达203MHz。l双电源系统：双电源系统：1.8/2.0V内核供电，内核供电，3.3V存储器和存储器和

8、I/O供电。供电。2）系统结构）系统结构主要由两大部分主要由两大部分构成：构成：ARM920T内核内核片内外设。片内外设。（1）ARM920T内核内核由三部分：由三部分：ARM9内核内核ARM9TDMI、32KB的的Cache、MMU。（2）片内外设）片内外设分为高速外设和低速外设，分别用分为高速外设和低速外设，分别用AHB总线和总线和APB总线。总线。373839402、 S3C2410X的存储器系统的存储器系统1）概概 述述S3C2410XS3C2410X的存储器管理器的存储器管理器提供访问外部存储器的提供访问外部存储器的所有控制信号：所有控制信号：2626位地址信号、位地址信号、3232

9、位数据信号、位数据信号、8 8个个片选信号、以及读片选信号、以及读/ /写控制信号等。写控制信号等。S3C2410XS3C2410X的存储空间分成的存储空间分成8 8组组，最大容量是，最大容量是1GB1GB，bank0-bank5bank0-bank5为固定为固定128MB128MB，bank6bank6和和bank7bank7的容量的容量可编程改变，可以是可编程改变，可以是2 2、4 4、8 8、1616、3232、6464、128MB128MB，并且并且bank7bank7的开始地址与的开始地址与bank6bank6的结束地址相连接，的结束地址相连接，但是二者的容量必须相等。但是二者的容量

10、必须相等。bank0bank0可以作为引导可以作为引导ROMROM，其数据线宽只能是，其数据线宽只能是1616位位和和3232位，复位时由位，复位时由OM0OM0、OM1OM1引脚确定；其它存储器引脚确定；其它存储器的数据线宽可以是的数据线宽可以是8 8位、位、1616位和位和3232位。位。S3C2410XS3C2410X的存储器格式，的存储器格式，可以编程设置为大端格可以编程设置为大端格式，也可以设置为小端格式。式，也可以设置为小端格式。注意：补充引脚信号注意：补充引脚信号2）存储器的控制寄存器存储器的控制寄存器内存控制器为访问外部存储空间提供存储器控制信号，内存控制器为访问外部存储空间提

11、供存储器控制信号， S3C2410X存储器控制器共有存储器控制器共有13个寄存器。个寄存器。寄存器寄存器地地 址址功功 能能操作操作复位值复位值BWSCON0 x48000000总线宽度和等待控制总线宽度和等待控制读读/写写0 x0BANKCON0 0 x48000004BANK0控制控制读读/写写0 x0700BANKCON1 0 x48000008BANK1控制控制读读/写写0 x0700BANKCON2 0 x4800000CBANK2控制控制读读/写写0 x0700BANKCON3 0 x48000010BANK3控制控制读读/写写0 x0700BANKCON4 0 x48000014

12、BANK4控制控制读读/写写0 x0700BANKCON5 0 x48000018BANK5控制控制读读/写写0 x0700BANKCON6 0 x4800001CBANK6控制控制读读/写写0 x18008BANKCON7 0 x48000020BANK7控制控制读读/写写0 x18008REFRESH0 x48000024SDRAM刷新控制刷新控制读读/写写0 xAC0000BANKSIZE0 x48000028可变的组大小设置可变的组大小设置读读/写写0 x0MRSRB60 x4800002CBANK6模式设置模式设置读读/写写xxxMRSRB70 x48000030BANK7模式设置模

13、式设置读读/写写xxxS3C2410X有有4 个通道的个通道的DMA 控制器，其位于在系控制器，其位于在系统总线和外设总线之间。统总线和外设总线之间。每个每个DMA 通道都能没有约束的实现系统总线或者外通道都能没有约束的实现系统总线或者外设总线之间的数据传输，即每个通道都能处理下面四种设总线之间的数据传输，即每个通道都能处理下面四种情况：情况：l源器件和目的器件都在系统总线源器件和目的器件都在系统总线l源器件在系统总线，目的器件在外设总线源器件在系统总线，目的器件在外设总线l源器件在外设总线，目的器件在系统总线源器件在外设总线，目的器件在系统总线l源器件和目的器件都在外设总线源器件和目的器件都

14、在外设总线DMA的主要优点是的主要优点是：可以不通过：可以不通过CPU的中断来实现的中断来实现数据的传输，数据的传输，DMA的运行可以通过软件或者通过外围的运行可以通过软件或者通过外围设备的中断和请求来初始化。设备的中断和请求来初始化。 （1）DMA工作原理工作原理每个每个DMA通道都有通道都有4个个DMA请求源，通过设置，请求源，通过设置，可以从中挑选一个服务。每个通道的可以从中挑选一个服务。每个通道的DMA 请求源如请求源如表所示。表所示。 通道通道 源源请求源请求源0请求源请求源1请求源请求源2请求源请求源3请求源请求源4通道通道0nXDREQ0UART0SDITimerUSB设备设备E

15、P1通道通道1nXDREQ1UART1IIS/SDISPI0USB设备设备EP2通道通道2IISSDOIISSDISDITimerUSB设备设备EP3通道通道3UART2SDISPI1TimerUSB设备设备EP4表表 各通道的各通道的DMA 请求源请求源（2）DMA的工作过程的工作过程一般一般DMA的工作过程如下面所示的工作过程如下面所示 （1） 外设向外设向DMAC 发出请求发出请求 （2）DMAC通通过过HOLD 向向CPU 发出总线请求；发出总线请求；（3）CPU响应响应释放三总线，并释放三总线，并且发应答且发应答HLDA（4）DMAC向向外设发外设发DMA应答应答 （5）DMAC发出

16、地址、控制信号，为外设传送数据；发出地址、控制信号，为外设传送数据；（6）传送完规定的数据后，）传送完规定的数据后，DMAC撤销撤销HOLD信号，信号，CPU也也撤销撤销HLDA信号，并且恢复对三总线的控制。信号，并且恢复对三总线的控制。12453S3C2410X的的DMA工作过程可以分为三个状态：工作过程可以分为三个状态：l状态状态1：等待状态。：等待状态。DMA 等待一个等待一个DMA请求。请求。如果有请求到来，将转到状态如果有请求到来，将转到状态2。在这个状态下，。在这个状态下，DMA ACK和和INT REQ为为0。 l状态状态2：准备状态。：准备状态。DMA ACK变为变为1，计数器

17、，计数器（CURR_TC）装入）装入DCON19:0寄存器。寄存器。注意：注意：DMA ACK保持为保持为1直至它被清除。直至它被清除。l状态状态3：传输状态。：传输状态。DMA控制器从源地址读入数控制器从源地址读入数据并将它写到目的地址，每传输一次，据并将它写到目的地址，每传输一次，CURR_TC数器（在数器（在DSTAT中）减中）减1，并且可能做以下操作：，并且可能做以下操作：l重复传输：重复传输：在全服务模式下，将重复传输，直到计数器在全服务模式下，将重复传输，直到计数器CURR_TC变为变为0；在单服务模式下，仅传输一次。；在单服务模式下，仅传输一次。 l设置中断请求信号：设置中断请求

18、信号：当当CURR_TCCURR_TC变为变为0 0时，时，DMACDMAC发发出出INT REQINT REQ信号，而且信号，而且DCON29DCON29即中断设定位被即中断设定位被设为设为1 1。 l清除清除DMA ACKDMA ACK信号：信号：对单服务模式，或者全服务对单服务模式，或者全服务模式模式 CURR_TCCURR_TC变为变为0 0。注意：注意：在单服务模式下，在单服务模式下，DMACDMAC的的3 3个状态被执行个状态被执行一遍，然后停止，等待下一个一遍，然后停止，等待下一个DMA REQDMA REQ的到来。如的到来。如果果DMA REQDMA REQ到来，则这些状态被重

19、复操作，直到到来，则这些状态被重复操作，直到CURR_TCCURR_TC减为减为0 0 。 说明：说明：DMADMA传输分为一个单元传输和传输分为一个单元传输和4 4个单元突个单元突发式传输。发式传输。（3）外部外部DMA请求请求/响应规则响应规则DMAC有有3种类型的外部种类型的外部DMA请求请求/响应规则：响应规则：lsingle service demand，单服务请求单服务请求（对应于需求模式）（对应于需求模式）lsingle service handshake，单服务握手单服务握手（握手模式）（握手模式）lwhole service handshake，全服务握手全服务握手（全服务模

20、式）（全服务模式）每种类型都定义了像每种类型都定义了像DMA请求和请求和DMA响应这些信号怎样与响应这些信号怎样与这些规则相联系。这些规则相联系。demand 与与 handshake模式的比较：模式的比较：在一次传输结束时，在一次传输结束时，DMA检查检查xnxDREQ（DMA请求）信号请求）信号的状态：的状态：l在在demand模式下：如果模式下：如果DMA请求（请求（xnxDREQ）信号仍然）信号仍然有效，则传输马上再次开始。否则等待。有效，则传输马上再次开始。否则等待。l在在handshake模式下：如果模式下：如果DMA请求信号无效，请求信号无效，DMA在两在两个时钟周期后将个时钟周

21、期后将DMA响应（响应（xnxDACK）信号变得无效。否则，）信号变得无效。否则，DMA等待直到等待直到DMA请求信号变得无效。每请求一次传输一次。请求信号变得无效。每请求一次传输一次。 （4）DMA控制器的相关寄存器控制器的相关寄存器每个每个DMA 通道有通道有9 个控制寄存器（个控制寄存器（4 个通道共计个通道共计36 个寄个寄存器），存器），6 个用来控制个用来控制DMA 传输，其它传输，其它3 个监视个监视DMA 控制器控制器的状态。的状态。Register Address R/W Description Reset Value DISRCn 0 x4B0000 x0 R/W 初始源基地址寄存器初始源基地址寄存器 0 x00000000 DISRCCn 0 x4B0000 x4 R/W 初始源控制寄存器初始源控制寄存器0 x00000000 DIDSTn 0 x4B0000 x8 R/W 初始目的基地址寄存器初始目的基地址寄存器 0 x00000000 DIDSTCn 0 x4B0000 xC R/W初始目的控制寄存器初始目的控制寄存器0 x00000000DCONn 0 x4B0000y0 R/W DMA控制寄存器控制寄存器0 x00000000 DSTATn 0 x4B0000y4 R状态状态/计数寄存器计