嵌入式编程需注意的Cache机制及其原理.

1、嵌入式编程需注意的Cache机制及其原嵌入式编程需注意的Cache机制及其原理ICache的原理Cache即高速缓存，它 的出现基于两种因素：一、CPU勺速度和性能提高很快，而主存速度较低且价 格高；二、程序执行的局部性特点。将速度较快而容量有限的SRAM勾成Cache,可以尽可能发挥CPU的高速度。CPU与外设交换数据时经常用到 buffer（缓冲），这与缓存极其相似，只不过 Cache是为了提高CPU和内存之间 的数据交换速度而设计，而buffer是为了提高内存和硬盘（或其他I /0设备） 之间的数据交 嵌入式编程需注意的Cache机制及其原理1 Cache的原理Cache即高速缓存，它的

2、出现基于两种因素：一、CPU的速度和性能提高很快，而主存速度较低且价格高；二、程序执行的局部性特点。将速度较快而容量有 限的SRAM勾成Cache,可以尽可能发挥CPU勺高速度。CPU与外设交换数据时 经常用到buffer（缓冲），这与缓存极其相似，只不过 Cache是为了提高CPI和 内存之间的数据交换速度而设计，而 buffer是为了提高内存和硬盘（或其他I /0设备）之间的数据交换速度而设计的。Baidu快照（cache . baidu . com）就是一个缓存的例子，其作用与计算机CPUS存有类似之处。Cache的原理如图1所示。在读取内存数据的同时CPU将数据保存到Cache数据区，

3、同时更新Cache映射 表（保存地址信息，表示该地址的数据是否已在 Cache数据区，即是否命中）。 这样，CPL再次读取该地址数据时，就可以直接从 Cache提取。读Cache的时 间远小于直接读内存，可提高 CPU卖取数据的效率。Cache数据区有成块读取的特性（Cache映射表保存的地址是块地址，节省空 间，也符合程序执行的局部性特点）。Cache数据区远远小于内存空间，就需要 相应的替代算法。比如最近最少使用算法，可将新数据替代使用频率低的数 据，同时更新映射表信息。可以推想，Cache空间越大，命中率越高。写内存需要直接更新内存。如果映射表存在该地址信息，还需要同时更新Cache数据

4、区。这种Cache访问方式就称作“直写”，Samsung公司的ARM微 处理器S3CA510蹴是这种方式。以下所讨论的 Cache问题除非特殊说明，否则 都是“直写”方式。2 嵌入式编程时需注意的问题2.1 访问外设使用Cache的问题 在访问内存时使用Cache是不会出现问题的，但如果访问数据易变外设 （数据不 依赖于CPU写操作而改变）时使用Cache就可能出现问题。问题在于外设数据的 改变不仅仅依靠CPU写操作，CPU第一次读取外设数据时将外设的数据和地址 信息保存到Cache,第二次读取外设数据时就可能有问题出现。这是因为数据 直接从Cache提取，而外设的数据可能有改变。因此，在访问

5、易变外设时要禁止使能 Cache,直接读取外设数据到CPU而不经 过Cache的任何环节，即保证不改变 Cache映射表和Cache数据区内容。S3C4510B勺SYSCFSFFR特殊功能寄存器）有用来控制Cache使能或不使能的， 通过对该SFR的设置可暂时禁止Cache或重新恢复Cache功能。这样就可以在 读取外设前禁止Cache,读取结束后重新使能 Cache,保证了外设数据读取的正 确性。写数据到外设时采用“直写”方式，更没有问题。2.2 开关Cache引发的新问题 在Cache开关期间，如果有另一个进程/任务访问内存，在此期间写内存并且 该内存在Cache中已有映射（注意，它也是被

6、禁止Cache的，所以它不会同时更 新Cache数据区的内容），那么在Cache重新使能之后Cache数据区的信息已经 过时了，而Cache映射表还是Cache禁止之前的状态，如果CPL此时读数据就 会得到过时的数据。这样看来，引发的问题范围更广了，连内存的数据读写正 确性都无法保证。与内存泄漏的影响来比较，内存泄漏如果是一颗定时炸弹， 那么Cache问题就可以说是随时随地都可能踩上的雷区，因为程序一旦开始就 可能引发爆炸。如图2所示，Cache使能时Cache映射表和Cache数据区保存了内存的数据信 息，这是CPU访问内存时通过图中实线箭头通路实现的。内存的信息可以与 Cache的信息保持

7、一致。I - -JIaCache禁止时的情况有所变化。由图2中虚线箭头通路直接进行内存访问，且 地址0x00处的数据由55变为AA但Cache区的信息仍为之前的状态。很明 显，Cache的数据是应该废弃的，但是 Cache映射表仍保存0x00的地址信息。Cache重新使能后，CPU再次读取0x00地址的数据，由于Cache仍是命中，直 接从Cache数据区中提取数据，这样读出来的数据就是0x55 了。由S3C4510B数据手册第4节的第21页可知：通过对SYSCF寄存器的CE位置 1或清0可使能/关闭Cache,但是Cache没有内容自动刷新功能，在重新使能 Cache时需考虑Cache数据的

8、正确性。为了证实以上说法，循环执行如下测试程序:如果没有Cache的影响，结果应该是55 aa aa。可见，Cache关闭再打开的确 可造成Cache数据过时。3其他CPU解决方案Atmel公司的AT91RM9200口 Samsung公司的S3C44B0用这两种CPU先后移植 过操作系统，且在对外设访问的整个过程中 Cache都是使能的。它们的解决方 案是什么呢？AT91RM920是ARM系列带有MM啲CPU MM对内存有分页管理功能，可以实 现多个进程的内存空间保护。 Cache是通过MM管理的，这也是Cache和MMU 经常同时存在的原因。S3C44B（和S3C4510BW样都是Samsu

9、ng公司产品，并且都不带 MMU与 S3CA510不同的是，S3C4480自带的SFR可以配置非缓存范围，即使 Cache使 能，所设置范围的地址空间访问也不通过 Cache实现。这样，可以很方便地实 现内存是缓存区，其他外设是非缓存区。这两种方案对于S3C4510睹E无法实现。网络上有人用volatile关键字解决外 设访问问题。volatile 关键字是在源代码中给编译器看的，它可能影响编译器 的编译结果，但是最终CPU执行都体现到汇编语句，如果汇编语句都不能解决 Cache问题，volatile 语句也是不可能解决的。对于易变数据的外设使用volatile 关键字是应该的，可避免编译器的

10、优化，比 如以下语句：I1 Ui-二-Mla在两次读取portAdd地址的数据相同时等待，可以用到等待信号跳变的程序。 如果将volatile 关键字去除，有可能经编译器优化，Value2不会从实际的 portAdd地址读取数据，而是利用 Valuel读取语句的中间寄存器直接获得。4本文解决方案由S3C4510盯册上第5节的第4页可知，可以通过两种方式保证 Cache数据的 正确： 对Cache映射表的Tag RAM数据清零。Cache映射表数据一般是通过上电复 位清零的，如果Cache或内存段的设置被修改，则会造成 Cache映射表数据废 弃，这时就需要通过程序对 Cache映射表数据清0。

11、S3C4510BS供非Cache方式访问控制位，控制位 ADDR26（地址线26位）为“ 1”时，按非Cache方式访问。因此，Cache使能的情况下，地址0x000 00000X3FFFFFF按 Cache方式访问，而 0x400 0000 0x7FF FFFF按非 Cache 方式访问。实际上，0x000 0000+offset 与 0x400 0000+offset（offset 在 0x000 00000X3FF FFFF之间）是同一地址，不同的是 Cache是否起作用。可以得到两种解决方案:（1）Cache映射表手动更新既然在开关Cache之后内容过时，并且 CPU不会自动刷新，可以

12、通过手动更新的办法来抛弃废旧信息。也就是说，将Tag RAM区（前面所说的Cache映射表）清除，这样所有Cache数据区的内容都不使能， 再次读取数据时同时更新 Cache映射表和Cache数据区内容，之后才能使用。 清除操作将Tag RAM的 1 KB内容清零，需要消耗一定时间；并且这样操作后 Cache是0命中率的，只有一定访问次数后 Cache信息重新填满，才能恢复正 常的命中率。因此，频繁地开关 Cache时采用这种方案是不可取的。(2)bit26 位控制Cache使能S3C4510B勺地址线为26位(bitObit25)，实际上CPU可访问空间为32位 (bitObit31)。一般我们都不使用 bit26bit31，不过S3C4510B勺这些位有 着特殊的控制功能。通过bit26的高电平可以禁止该地址的 Cache功能，因此 将外设的地址由原来的 ADDR_PORT为(ADDR PORT(1 &lt ;<26)，就可以实现 外设访问时Cache不使能。这样就不用改为 SYSCF(的 Cache使能控制位。比较 来看，SYSCF(的 Cache使能位是控制整个CPU访问的Cache使能与否，而 bit26