子任务1学习引导文.

1、触发器应用与测试子任务1学习引导文：学习目标与要求1. 知道触发器的符号、逻辑功能；2. 用仪器仪表测试触发器逻辑功能3. 分析和仿真常用触发器应用电路4. 能用仪器仪表测试触发器应用电路5. 编写文档记录门电路学习过程和测试结果（一组交一份）6. 相互交流和学习重点内容1基础知识、触发器的基本特性和作用1、基本特性（1）有两个稳定状态（简称稳态），正好用来表示逻辑 '（2）在输入信号作用下，触发器的两个稳定状态可相互转换 新状态可长期保持下来，因此具有记忆功能，可存储二进制信息。2、触发器的作用触发器和门电路是构成数字电路的基本单元。触发器有记忆功能，由它构成的电路在某时刻的输出不仅

2、取决于该时刻的输入，有关。而门电路无记忆功能，由它构成的电路在某时刻的输出完全取决于该时刻的输入,态无关。0和1。（称为状态的翻转）。输入信号消失后，还与电路原来状态与电路原来状二、触发器的类型根据逻辑功能不同分:根据触发方式不同分:根据电路结构不同分:RS触发器、D触发器、JK触发器、T触发器、T触发器 电平触发器、主从触发器、边沿触发器基本RS触发器、同步触发器、主从触发器、边沿触发器三、触发器逻辑功能的描述方法主要有特性表、特性方程、1.1 基本RS触发器1、电路组成驱动表（又称激励表）、状态转换图和波形图（又称时序图）等。正常工作时，Q和Q是互补的逻辑关系：Q=0、Q=1QQQS(a)

3、S R（b）逻辑符号R逻辑图的状态称0状态；Q=1、Q =0的状态称1状态。通常把Q端的状态定义为触发器的状态。 信号输入端，低电平有效。2、逻辑功能：Q = SQ Q=R-Q R =0、S =1 时：Q = 0 *Q = 1 Q = 1 1 = 0即不论触发器原来处于什么状态都将变成 器的置0端或复位端。0状态，这种情况称将触发器置 0或复位。R端称为触发 R=1、S =0 时：Q = 0 Q =1a丿功能丽不允许DOI和用01 Qa= 00 1 10Et 01 U 01= 1I 01置1I 10u二 g”I 111即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置 1或置位。

4、S端称为触发器的置1端或置位端。R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。R=0、S=0时：Q=Q=1，不符合触发器的逻 辑关系。并且由于与非门延迟时间不可能完全相 等，在两输入端的0同时撤除后，将不能确定触 发器是处于1状态还是0状态。所以触发器不允 许出现这种情况，这就是基本RS触发器的约束条 件。3、特性表和特性方程(1) 特性表(2) 次态Qn+1的卡诺图0X001X011100 01 11 10(3) 特性方程：触发器的特性方程就是触发器次态pn 卅=(S)+RQn =S + RQnR + S =

5、 1 约束条件(4) 状态图：描述触发器的状态转换关系及转换条件的图形称为状态图。Qn+1与输入及现态Qn之间的逻辑关系式或11，触发器仍为0状态;当触发器处在0状态，即Qn=0时，若输入信号 R S = 01若RS = 10,触发器就会翻转成为 1状态。当触发器处在1状态，即Qn=1时，若输入信号 RS = 10或11,触发器仍为1状态；若RS =触发器就会翻转成为 0状态。(5)波形图：反映触发器输入信号取值和状态之间对应关系的图形称为波形图。 4、基本RS触发器的特点(1) 触发器的次态不仅与输入信号状态有 而且与触发器的现态有关。(2) 电路具有两个稳定状态，在无外来触发 信号作用时，

6、电路将保持原状态不变。(3) 在外加触发信号有效时，电路可以触发 翻转，实现置0或置1。01,关,KSQQ51 !|ga| ! I耆1 ；不斤忤！星骨111113(4 )在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。1.2 同步触发器实际工作中，触发器的工作状态不仅要由触发输入信号决定, 需要增加一个时钟控制端 CP。而且要求按照一定的节拍工作。为此,具有时钟脉冲控制的触发器称为时钟触发器，又称钟控触发器。同步触发器是其中最简单的一种, 而基本RS触发器称异步触发器。（一）同步RS触发器1、电路结构2、逻辑功能CP = 0时，R = S=1，触发器保持原来状态不变。| &

7、 I & I G2g£TG1QCP R& G4CP=1时，工作过程与基本 RS触发器相同。3、特性表和特性方程CP R（a）逻辑电路(b曾用符号 （C特性方程：Q S + RQiRS = 0CP=1期间有效4、波形图CF i不I置I不I置I不I置I不I置I不|丁'|不 变I 1 变 01变I 1 I变0 I左I变I变（二）同步D触发器将S=D、R= D代入同步RS触发器的特性方程，得钟控D锁存器的特性方程:Qn =S + RQn =D +DQn =D CP=1 期间有效状态图和波形图1/CPCPDQ _JQ n（三）同步JK触发器（四）同步触发器的特点1、同步

8、触发器的触发方式为电平触发式CP = 1期间翻转的称正电平触发式；CP = 0期间翻转的称负电平触发式。2、同步触发器的共同缺点是存在空翻QQCPJ K触发脉冲作用期间，输入信号发生多次变化时，触发器输出状态也相应发生多次变化的现象称为空翻。空翻可导致电路工作失控。1.3 主从触发器工作特点：CP = 1期间，主触发器接收输入信号；CP = 0期间，主触发器保持 CP下降沿之前状态不变，而从触发器接受主触发器状态。因此，主从触发器的状态只能在CP下降沿时刻翻转。（2）边沿触发器工作特点：只能在CP上升沿（或下降沿）时刻接收输入信号，因此，电路状态只能在 下降沿）时刻翻转。（一）主从RS触发器

9、CP=1期间：主触发器控制门 G7、G8打开，接收输入信号 R、S,有：CP上升沿（或foms+RQmrS = 0从触发器控制门 G3、G4封锁，其状态保持不变。 在CP=O期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、Q的值当然不可能改变。CP下降沿到来时，主触发器控制门G7、G8封锁,在CP=1期间接收的内容被存储起来。同时，从触发器控 制门G3、G4被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。Qn + _ s + RQn特性方程：J CP下降沿到来时有效IRS = O（二）主从JK触发器1、特性方程:将 s = jQn的特性方程Q'厂FF

10、1C1 1R1垢 C1 1RR = KQn代入主从RS触发器的特性方程，即可得到主从=S + RQn = JQn +KQnQnJK触发器On=JQn +KQn2、特性表3、波形图£孑刃功絵000UU110100护=0* D01101001旷=1T 11011101g" = gH1110CPJK（三）D触发器和T触发器1、D触发器：Qn + = DD 01J >C1 1KT取值不同，具有保持和 T= 1时翻转的电路，都称为 T触发器。TQQn+1功能000Qn卅=Qn保持011101Qn卅刀翻转110CPFLFL_rL_rT_FL TQ1II113、T'触发器：

11、在数字电路中，凡每来一个时钟脉冲就翻转一次的电路，都称为T'触发器。CT1功能01Qn J Qn10翻转CPQQQn =Qn =1 .Qn +1 Qn1.4 边沿触发器1、边沿JK触发器Qn+ = D = JQ n + KQ'' CP下降沿时刻有效2、边沿D触发器Qn=DCP下降沿时刻有效Q1Q QJ CP KrTiJ CP K曾用符号1J（五）触发器的异步输入端直接置0端Rd、直接置1端Sd：不受时钟信号 CP的制约， 具有最高的优先级。Rd和Sd的作用主要是用来给触发器设置初始状态，或对触发器的状态进行特殊的控制。在使用时 要注意，任何时刻，只能一个信号有效，不能同

12、时有效。J CP K国标符号cpd 2、T触发器：在数字电路中，凡在 CP时钟脉冲控制下，根据输入信号 翻转功能的电路，即当 T= 0时保持状态不变，Qn =TQn +TQn =T©QnSd&K QCP-C>J1 J2 闫1 K=Ki K3兔异歩清零端异歩置位端RdSd功能11工作10置位01清霎00不定例：设图中各 TTL触发器电路的初始状态皆为 (Q1Q12)的电压波形。0,试画出在CP信号作用下各触发器输出端CPCP2技能训练 触发器及其应用测试、实验用元器件双JK触发器74LS73 X 1双D触发器74LS74 X 1四D触发器74LS175 X 1四2输入与非

13、门74LS00 X 1双4输入与门74LS21 X 1触发器是组成时序逻辑电路的基本单元之一,具有记忆功能的二进制信息存贮器件。在外加信号的按逻辑功能的不同特点，触发器可分RS、作用下，触发器可以从一个稳定状态转变为另一个稳定状态。JK、D、T触发器；按电路结构不同，又可分为基本 RS触发器、同步 RS触发器、主从型触发器、维 持阻塞型触发器和边沿型触发器等。RS触发器，它是无时RS触发器：图41所示电路为由两个“与非”门交叉耦合而成的基本钟控制低电平直接触发的触发器， 有直接置位、复位的功能，是组成各种功能触发器的最基本单元。本RS触发器也可以用两个“或非”门组成,它是高电平 直接触发的触发

14、器。QrKLQrsCP0图4 1基本RS触发器图42 JK触发器JK触发器：在产品中应用较多的是下降边沿触发 的边沿型JK触发器。图4 2所示为带置位的JK触发器的逻辑符号，它有三种不同功能的输入端。第一种是直接置位、复位输入端，用Rd和Sd表示。当Rd=1、Sd=0 （或Rd=0、S D=1 ）时，触发器将不受其它输入端状态影响，使触发器强迫置“1 ” （或置“ 0”），如果不强迫触发器置“ 1” （或置“ 0”），则Sd、Rd都应置高电平。第二种是时钟脉冲输入端，用来控制触发器 触发翻转用CP表示，逻辑符号中 CP端处若有小圆圈,则表示触发器在时钟脉冲下降沿发生翻转， 若无小圆圈,则表示触

15、发器在时钟脉冲上升沿发生翻转。第三种是数据输入端，它是触发器状态更新的依据，用J、K表示。JK触发器的状态方程为qX = JQn +KQn本实验采用74LS73型双JK触发器,其引脚排列如图43所示，其真值表见表4 1。是下降边沿触发的边沿触发器，即在CP脉冲下降沿触发翻转,没有强迫置“1”的功能。1J 1Q 1Q GHD 2k 2Q 2QIcp IKD Ik Tec 2CP m 2JRd图4 374LS73引脚排列CPSd图44 D触发器D触发器：它的基本结构多为维持阻塞型。D触发器的逻辑符号如图44所示。触发器的状态取决于CP脉冲到来之前D端的状态，状态方程为_ n+1 fQ =D本实验采

16、用74LS74型双D触发器。表42为其功能表。它采用维持阻塞结构，是上升边沿触发的边沿触发器， 即在CP脉冲上升沿触发翻转。 由于电路具有维持阻塞作用，在CP=1期间，D端的状态变化不会影响触发器输出的状态。Rd和Sd分别是直接置“ 0 ”和置“1”端。当不需要直接置“ 0 ”和置"1 ”时，Sd和R D都应置高电平。表42 D触发器真值表输入输出RdCPJKQn+1Qn0XXX011J00Qn1J10101J01011J11亍_ nQ1XXQn&表4 1 JK触发器真值表态；n+1 n+1、Q (Q )输入输出SDRDCPDQn+1Q叶01XX1010XX0100XX111

17、101100111JXQn备注：X 一一任意状J一一高到低电平跳变低到高电平跳变Q (Q )现态次态申不定态在集成触发器的产品中，虽然每一种触发器都有固定的逻辑功能，但可以利用转换的方法得到其它功能的触发器。如果把JK触发器的JK端连在一起（称为T端）就构成T触发器,状态方程为:Qn+ =TQn +TQn在CP脉冲作用下，当T=0时Qn+1=Qn; T=1时，Qn+ = Qn。工作在T=1时的JK触发器称为T '触发器，即每来一个CP脉冲，触发器便翻转一次。同样，若把D触发器的Q端和D端相连，便转换成T触发器。T和T'触发器广泛应用于计算电路中。值得注意的是转换后的触发器其触发

18、方式仍不变。4- 5。74175是内有四个D触发器集成电路，并作了一些简化，四个D触发器的时钟脉冲 CP连在一起, 上升沿触发，清零端也连在一起，为低电平有效。芯片引脚图如图Vcc 4Q 4Q 4D 3D sT 30 GPQD&卩CLR 1Q 1Q 1D 2D 2Q 2Q GND图4 574175集成块引脚图二、实验内容1.测试基本RS触发器的逻辑功能按图4 1用与非门构成基本 RS触发器，输入端R、S接逻辑开关，输出端Q、Q接电平指示器, 按表43要求测试逻辑功能并记录数据。表4 3基本RS触发器的逻辑功能rSQQ功能说明11t00t11t01n002 .测试双JK触发器74LS73

19、逻辑功能测试Rd复位功能任取一只JK触发器，Rd、J、K端接电平开关，CP端接单次脉冲按钮开关， Q端接电平指示器,在Rd=0时任意改变J、K及CP的状态，观察 Q状态。测试JK触发器的逻辑功能在Rd =1的情况下，按表 4 4要求改变J、K、CP状态，观察Q状态变化，观察触发器状态更新是否发生在 CP脉冲的下降沿（即CP由1T0），记录到表4 4。表4 4JK触发器的逻辑功能JKCP_n n+1Q tQ_nj+1Q tQ功能说明001t00t1t011t00t1t101t00t1t11I0t1t1t00t1t3 .测试双D触器74LS74的逻辑功能测试复位Rd、置位Sd功能任取一只D触发器，Rd、Sd、D端接电平开关，CP端接单次脉冲按钮，Q端接电平指示器, 并在Rd=O、Sd=1或Rd=1、Sd=0作用期间任意改变 D及CP的状态，观察 Q状态，画表记 录测试数据。测试D触发器的逻辑功能CP在Rd =1、Sd=1的情况下，按表4 5要求进行测试，并观察触发器状态更新的是否发生在脉冲的上升沿（即由1），测试数据记录到表4 5。表4 5D触发器的逻辑功能DCP&n+1Q tQ&n+1Q T Q功能说明00t1t1t00t1t1M10t1t1t00t1t4.触发器的转换 将JK触发器加上门电路转化成 D触发器