高速数字传输技术讲座4

1、 【設計講座】高速數位資料傳輸技術講座（四） Serial/Parallel Port的信號傳輸常思以往個人電腦幾乎都是利用Serial Port/Parallel Port，與數據機(modem、印表機等周邊設備進行通信，雖然Serial Port與Parallel Port的傳輸速度也大幅提高，然而上述兩通信埠最終仍然無法滿足PC與周邊設備之間要求的資料傳輸量與傳輸速度，因此最近幾年Serial Port與Parallel Port逐漸被USB(Universal Serial Bus取代，進而促成USB快速成為個人電腦的標準配備。通常電子設備內部設有許多印刷電路板，各電路板之間一般是以T

2、TL level直接作信號交易，由於它與機器外部的纜線不同，因此傳輸方法與傳輸規格大部份是設計者自行決定，不過這種作業手法往往成為數位電路基板誤動作的根本原因。如上所述Parallel Port是以TTL level直接驅動纜線(cable，因此充分掌握Parallel Port無法作高速化的原因，對設計內部電路以及提高機器本身的可靠性具有很大的助益，換言之理解Serial Port與Parallel Port無法高速化的原因，對今後高速數位資料的傳輸具有重要意義，有鑑於此本文接著要深入探討Serial Port與Parallel Port的動作原理。PC的Serial Port與EIA232

3、介面EIA-232大部份的個人電腦與周邊設備的使用明書，都會標示外部介面為Serial Port(RS-232-C規範等字眼，然而實際上使用者卻會Serial Port為9 pin的D Sub接器(connector而誤解，主要原因是RS-232-C已經成為EIA-232的規範，根據EIA-232正式規範(ANSI/TIA/EIA-232-F-1997，它是使用表1的25 pin D Sub接器，進同步與非同步雙方通信，而PC的Serial Port則使用表2的9 pin接器，因此只能作非同步通信，也就是者如果使用9 pin-25 pin轉換接器的話，基本上就可以作EIA-232規定的非同步通

4、信。25 pin D Sub(公接器的外觀 pin編號 1 2 3 4 5 6 7 8 9輸出入方向- 輸出 輸入 輸出 輸入 輸入 - 輸入 -功能 未接 送信資 收信資 要求送信 可送信 data set delay ground 檢測carrier 未接10 11 12 13- - - - N.C N.C N.C N.C 未接 未接 未接 未接pin編號 1 2 3 4 5 6 7 8 9 10 11 12 13輸出入方向- 輸出 輸入 輸出 輸入 輸入 - 輸入 - - - - -功能未接 送信資 收信資 要求送信 可送信 data set delay ground 檢測carrier

5、 未接 未接 未接 未接 未接9 pin D Sub(公接器的外觀EIA-574如上所述用9 pin D Sub進Serial通信的EIA/TIA-574已經被規格化，而且規格中針對接器的形、腳架、信號線分配都有詳細規定，它的電氣特性具備與EIA-232高階互換性，因此可當作EIA-562使用。EIA-562具備最大64kbps規範，一直到20kbps為止可與EIA-232互換。此外似MAX232等一般Serial Port用驅動/收信IC，具備EIA/TIA-232高階互換性，因此廣泛應用在EIA-574介面。Serial Port的資傳輸速EIA-232規格的資最大傳輸速為20kbps，過

6、美國微軟公司的PC95硬體設計導覽，卻推薦Serial Port的資傳輸速必需是115.2kbps，因此造成個人電腦的Serial Port的資傳輸速在EIA-232規定範圍內。事實上PC95硬體設計導覽之後的PC97與PC98硬體設計導覽(Hardware Design Guide，則規定通信介面必需使用USB，因此即使微軟強主導Serial Port的 資傳輸速，實際上已經具任何影響。USB的資傳輸速確實比EIA-232快，如早期的USB1.1最大傳輸速為12Mbps，新版得USB2.0傳輸速高達480Mbps，依此推測個人電腦與周邊設備之間的一般通信發展趨勢，可以確定未除LAN之外勢必全

7、部會被USB取代，必需注意的是USB的通信程序比EIA-232複雜，此外為確保能與其它USB設備維持順暢的互換性，所以USB必需逐一通過認證測試，而且USB的PCB組裝作業也比EIA-232煩瑣。其它高速Serial通信規範有些會使用CAM Bus，雖然該通信規範的最大資傳輸速為1Mbps，過由於產業界除高速傳輸速之外，對硬體結構也非常關心，因此一般認為短期內EIA-232仍有相當大的殘餘生存空間。Serial Port的纜線最大長EIA-232並未規定Serial Port的纜線最大長，取而代之的是根據驅動觀點，規定纜線與負載的最大容必需低於2500pF(圖1。假設纜線以外的容為100pF，

8、則纜線的容許容就變成2400pF，如果纜線每1m的容為100pF，依此推算纜線的長大約是24m，結果造成長比實際EIA-232的1015m最大纜線長大一半左右。C c =Cm =Cs C m :線與線之間容。 C c :shield之間容。 R c :纜線阻抗。 2C m =Cs (有shield時。 0.5Cm =Cs (無shield時。圖1 ANSI/TIA/EIA-232-F-1997的容負載事實上EIA-232規範主要訴求並非纜線最大長而是最大容，也就是EIA-232規範是以集中定作考。本講座第三篇曾經介紹頻為 左右的線特性阻抗(impedance Z0並是用表示，而是用表示。EIA

9、-232規範規定最大資傳輸速為20kbps，負載阻抗為37k ，由於線特性阻抗的CR為支配性域，因此一般認為上述容與阻抗的規定還算合。 纜線長與分佈定電集中定電與分佈定電的區隔有關頻很低時是否全部都可視為集中定電的議題，由圖2可知，成為集中定域與分佈定域境界的線長l，會因頻出現變化，圖中的境界線與，是LC域的特性阻抗為50時的線。圖2的線 可用下式表示:-(1l:線長(m 。f:頻(Hz (方形波的場合，它是站與下時間總合的逆。 C:線單位長的容(F/m。R DC :線的信號線與歸返(return部份，者總合的直阻抗(/m。 k:定(通常是1/4。 線可用下式表示:-(2L:線單位長的阻抗(i

10、mpedance (H/m。此外線與交叉部位，亦即成為CR分佈定域與LC分佈定域境界的頻fLC ，可以根據式(1與式(2求得:-(3圖2 用頻與線長表示的集中定域與分佈定域EIA-232的纜線長可視為集中定電假設C=100pF/m,RDC =0.7/m ，並以最大傳輸速為base進資傳輸，此時頻大約是最大傳輸速的1/2，相當於10kHz，根據式(1可知此時的纜線長l119.2m；反之以方形波的站時間為base時，根據EIA-232的規範可知through rate為30V/µs，振幅為30V，方形波的站/下時間為1µs；假設以站/下為一周期的話，頻500kHz的纜線長，根據

11、式(1可知l3.3m。必需注意的是境界線與並嚴謹，因此用分佈定將該線附近當作境界比較恰當，用集中定處的話，一般而言比較 會有爭議。 實際Serial Port的波形大部份的個人電腦的Serial Port，最大資傳輸速為115.2kbps，圖3是以115.2kbps速傳輸資時的Serial Port的波形。根據實際波形可知，信號的振幅大約是±10V左右，造成如此大振幅主要原因，一般認為是EIA-232規定的電使用±12V或是±15V的電源，因此必需使用大振幅作支援。圖3 Serial埠的信號波形( 5V/div.,20µs/div圖4是EIA-232與E

12、IA-TIA-562的信號level規範。EIA-562規範最大特色是電壓level比EIA-232低，因此部份筆記型電腦使用EIA-562規範。由於EIA-232與EI-562的收信器(receiver界值(threshold level同樣都是±3V，因此實際上EIA-232與EI-562者可以共用。假設最近的位電也能適用5V TTL level大振幅的話，相對的EIA-232與EI-562的振幅可能無法適用於高速資傳輸。 圖4 EIA-232的信號level規定從傳輸波形觀察反應時間由圖3可知脈衝(pulse最短為9µs，依此換算成資傳輸速的話大約是110kbps；圖

13、5是收信端的站波形，橫軸為時間，單位是1µs/div；圖6是驅動端的站波形；圖3、圖5、圖6分別是使用Analogous Devices公司的AMD232作為EIA-232的驅動/收信IC，並以長1.5m的纜線與個人電腦進通信時的波形。雖然AMD232是用5V單電池動作，過它必需經過IC內部的charge pump產生±10V，才能夠電源驅動信號線。如圖7所示EIA-232規定的最大through rate為30V/µs，由圖5、圖6可知through rate大約是15V/µs，而上述IC的data sheet則記載through rate的最小值為6

14、V/µs，因此圖5、圖6的through rate符合AMD232的規範。圖5 EIA-232收信端的波形( 5V/div.,1µs/div圖6 EIA-232收驅動的波形( 5V/div.,1µs/div 圖7 EIA-232的最大through rate規定 Serial Port的高速化限制由於EIA-232限制through rate，所以EIA-232根本上並適合作高速資傳輸，此外由表1與表2可知，EIA-232只有一條ground信號。者妨詳圖8有關EIA-232規格的ground明，由圖可知EIA-232規範並未強設置範遮蔽(shield，而且gro

15、und顯得非常薄弱。在本講座第二篇曾經介紹高速位信號傳輸時，信號線與接地線(ground line附近必需設置導體，然而上述EIA-232信號線的接地線結構上卻非常單薄，這意味著EIA-232高速化有它先天上的限制。圖7 EIA-232的接地 Parallel Port雖然USB介面已經成為個人電腦的標準配備，過這並代表Serial與Parallel Port從此會完全消聲跡。圖9是用長2m的纜線接個人電腦與印表機，從再印表機端觀察時獲得的信號波形，圖上方是strop信號的波形，下方是資第一位元的波形，縱軸的單位是2V/div，相當於5V TTL level。根據圖9的信號顯示strop的波形

16、相當遲鈍，這可能是舊型印表機的相容性所造成的特殊現象。 Parallel Port的通信方式可分為互換模式、nibble mode、byte mode、ECP mode、EPP mode等種。圖9是高速ECP mode，它的Parallel Port資線有8條，以並方式進收送信，每條信號線各傳輸1µs的資，因此資轉送速整體為1Mbyte/s，此外ECP mode的最大資轉送速為8Mbyte/s。 圖9 Parallel Port的信號波形( 2V/div.,1µs/div值得一提的是觀察波形時使用的纜線(cable仍然沿用IEEE1284-1994規範。個人電腦通常會使用I

17、EEE1284-A 25pin D Sub接器(connector；印表機則使用IEEE1284-B 36pin 57 Type接器(connector，接器使用的纜線共有17條信號線，它是由接地(ground與twist pair所構成，佈線方式如圖10所示。雖然IEEE1284-1994規範與IEEE1284-2000規範同，過上述接器使用纜線的規格卻完全相同。圖9 由IEEE1284-A/B接器構成的纜線 如何用IEEE1284-C接器構成的纜線延長傳輸距圖11是IEEE1284-1994與新版IEEE1284-2000構成的36pin IEEE1284-C接器用纜線的規範，該纜線是將1

18、8對(pair橪線(twist平均分配至36pin接器，它的腳架定義(pin assign同於IEEE1284-B接器，最大差是信號線未作交錯接。由於本接器屬於half pitch，所以體積比IEEE1284-A小。Twist線的特性阻抗在416MHz時的實測值為62±6，換言之端使用IEEE1284-C接器的話，可以使纜線獲得延長傳輸距的效果。圖11 由IEEE1284-C接器構成的纜線高速位信號傳輸用纜線的pair化本講座第二篇介紹高速位信號傳輸時，曾建議信號線與接地線(ground line附近設置導體與pair線，主要原因是基於容結合的考，如此一通信對方即使使用其它信號線，或

19、是使用施加DC電壓的纜線時，都能進電磁性結合。由此可知高速位信號通信用纜線，必需如圖11所示依照各信號線，將歸返(return專用線以pair方式設於信號線附近。此外本講座第一篇曾經介紹介面的clock頻，如果超過66MHz以上的話，ATA硬碟機的扁平線(flat cable各信號線之間必需設置接地 線，尤其是機器內部以纜線接TTL信號時，使用具有pair線(接地線的信號用纜線，往往是獲得動作穩定電的重點之一。 用TTL驅動纜線的技巧機器內部的基板之間經常會用纜線，進TTL與HCMOS等輯輸出，實際上該部位很容發生人困擾的誤動作等問題，主要原因是纜線在機器內部錯綜複雜的接，如果未依照規定進妥善

20、設計的話，電發生誤動作則是必然的結果。表3是IEEE1284-1994驅動器/收信器的電氣規範，表中的Level 1規範相當於74LS-TTL，Level 2規範相當於74HC，換話Parallel Port的驅動器/收信器，與TTL與HCMOS屬於同等級。IEEE1284規範適合以TTL與HCMOS驅動以公尺為長單位的纜線，如根據表3(b記載的驅動端特性可知，輸出阻抗(impedance與線的特性阻抗幾乎完全相同。此外依照本講座第一篇介紹的模擬分析顯示，如果信號源阻抗能配合線的特性阻抗設計，收信器產生的反射成份就可用上述阻抗吸收，如此一電就容產生linking現象。相反得使用公尺為長單位的纜線時，信號在一條纜線中通的速即使只有12Mbps，依照上述方式搭合阻抗的話，往往無法獲得高可靠的信號傳輸。項目內容絕對定格H Level輸出電壓 L Level輸出電壓min -0.5V +2.4V - 1.8k ±5% 1k ±5% -2.0