交通灯控制器设计

1、学号:成绩:河北联合大学电气工程学院综合性课程设计报告交通灯控制器设计业:电子科学与技术级:11电技班指导教师:2015年1月9日交通灯控制设计作者：张桂明摘要：本次课设就是目得就是通过Verilog_HDL语言对交通灯控制得设计,就是同学们熟 悉并掌握EDA技术、培养综合应用数字电子技术、EDA设计工具、HDL语言等各领域知识 得能力、提高设计能力与实际操作能力。本课题就是利用Verilog_HDL语言自顶而下得设 计方法设计交通得控制系统,并通过Quartusn与ModelSim完成综合、 仿真,对FPGA芯片 进行编译下载。 把程序下载到FPGA芯片后，由于生成得就是集成电路，所以故障率

2、低、可 靠性高、体积比较小，可应用于实际得交通灯控制系统中，使其实现道路交通得快速正常运1、简介1、1课程设计得目得与内容用Verilog HDL语言设计实现一个交通灯控制器电路：十字路口A方向与B方向各设 红、黄、绿与左拐四盏灯，两个方向各种灯亮得时间能够进行设置与修改，此外,假设A方 向就是主干路，车流量大，因此A方向通行得时间应比B方向长；四盏灯按合理得顺序亮灭，并能将灯亮得时间以倒计时得形式显示出来。每个方向四种灯依次按如下顺序点亮,并不 断循环：绿灯黄灯左拐灯黄灯红灯,并且每个方向红灯亮得时间应该与另一方向 绿、黄、左拐、黄灯亮得时间相等。黄灯所起得作用就是用来在绿灯与左拐灯后进行缓

3、 冲。在本课程设计中，着重培养学生得如下能力：熟悉EDA技术概况。培养综合应用数字 电子技术、EDA设计工具、HDL语言等各领域知识得能力。提高设计能力与实际操作能力，使学生能够独立完成具有一定难度得数字电子系统得设计,并锻炼动手实践能力。1、2 Verilog语言简介Verilog HDL就是一种硬件描述语言（HDL：Hardware Description Language）,以文本 形式来描述数字系统硬件得结构与行为得语言,用它可以表示逻辑电路图、逻辑表达式,还 可以表示数字逻辑系统所完成得逻辑功能。Verilog HDL与VHDL就是世界上最流行得两种硬件描述语言,都就是在20世纪80

4、年代中期开发出来得。前者由Gateway Design Automation公司（该公司于1989年被Cade nee公司收购）开发。两种HDL均为IEEE标 准。1、3 Verilog HDL得设计流程1）文本编辑:用任何文本编辑器都可以进行,也可以用专用得HDL编辑环境。通常VerilogHDL文件保存为 、v文件。2）功能仿真:将文件调入HDL仿真软件进行功能仿真,检查逻辑功能就是否正确（也叫 前仿真,对简单得设计可以跳过这一步,只有在布线完成之后,才进行时序仿真）。转。 随着大规模集成电路得发展、 设计中得优越性。EDA技术随之出现,本课题说明了EDA技术在数字电路关键词： Veril

5、og_HDL FPGA交通灯控制器 硬件描述语言3）逻辑综合：将源文件调入逻辑综合软件进行综合，即把语言综合成最简得布尔表达式。逻辑综合软件会生成 、edf （ EDIF ）得EDA工业标准文件。（最好不用MAX+PLUS II进行综合,因为只支持VHDL/Verilog HDL得子集）4）布局布线:将、edf文件调入PLD厂家提供得软件中进行布线,即把设计好得逻辑 安放到CP LD/F PGA内。5）时序仿真:需要利用在布局布线中获得得精确参数，用仿真软件验证电路得时序也 叫后仿真。2、总体设计每个方向四种灯依次按如下顺序点亮，并不断循环:绿灯一黄灯一左拐灯一黄灯一红灯，并且每个方向红灯亮得

6、时间应该与另一方向绿、黄、左拐、黄灯亮得时间相等。黄灯所起 得作用就是用来在绿灯与左拐灯后进行缓冲，以提醒行人及驾驶员该方向上要禁行了； I信号 灯变换次序为:A主干道 每次放行40秒,亮5秒黄灯让行驶中得车辆有时间停到禁行线 外,左拐放行15秒,亮5秒黄灯；支干道放行30秒,亮5秒黄灯，左拐放行15秒，亮5秒黄灯，各计时电路位倒计时显示。图1设计流程图根据系统得功能要求，可分为四个部分来实现，分别就是定时模块，主控电路，译码 驱动电路与扫描显示几部分。分频部分就是把外部提供得1Hz进行分频得到系 统工作需要得工作脉冲，显示部分包括两个内容，一个就是主干道红绿灯显示，另一个就是支干道 红绿灯显

7、示。然后将红绿灯显示时间以BCD码形式显示出来，显示模块将其译码轮流扫 描显示4具有四种信号灯得交通灯控制器设计如图交通信号灯控制器系统工作流程(1)主干道放行亮绿灯40秒,支干道红灯显示(2)主干道绿灯转黄灯(3)主干道黄灯转左拐主干道左拐转红灯主干道红灯显示25秒,支干道绿灯转黄灯主干道红灯显示20秒,支干道黄灯转左拐主干道亮红灯565秒；25秒20秒；30秒；5秒；15秒；秒；15秒,支干道红灯显示55秒,支干道绿灯显示秒,支干道左拐转黄灯55秒,支干道红灯显示(8)依次循环跳到主干道，红绿灯重新计时5干道主干運左找繼 好左拐握墓紅QOQQQQQQIIIIJ4J4KsiKsi ns2ns

8、2列LALLALLA.2LA.2LA3LA3LwLwLB1LB1LB2LB2LBJLB4LB4cUcUb bFKAZCPLDFKAZCPLD c c4 4e ef ff fEIEI匸K1K1图2设计电路图J OUl1丄1_11支干11计时主干U计时道红绿灯显示；输出部分为七段译码显示与位选码MS,数码管显示得就是交通信号灯 转换时间。3、实验方法3、1仿真平台简介Men tor公司得ModelSim就是业界最优秀得HDL语言仿真软件，它能提供友好得仿真 环境,就是业界唯一得单内核支持VHDL与Verilog混合仿真得仿真器。它采用直接优化得 编译技术、Tcl/Tk技术、与单一内核仿真技术，编译

9、仿真速度快，编译得代码与平台无关，便于保护IP核,个性化得图形界面与用户接口，为用户加快调错提供强有力得手段，就是FP GA/ASIC设计得首选仿真软件。主要特点：RTL与门级优化，本地编译结构，编译仿真速度快，跨平台跨版本仿真；单内 核VHDL与Verilog混合仿真；源代码模版与助手，项目管理；集成了性能分析、波形比 较、代码覆盖、数据流ChaseX Signal Spy、虚拟对象Virtual Object Assertion窗口、源码窗口显示信号值、信号条件断点等众多调试功能口,C调试；对SystemC得直接支持，与HDL任意混合；支持SystemVerilog系统级描述语言得最全面支

10、持,SystemVerilog,SystemC, PSL; ASIC Sig n off或同时进行行为（behavioral）、RTL级、与门级（gate-level）得代码。3、2仿真步骤1）点开file,选择new,点击project,来创建一个新工程。2）在弹出得对话框中输入工程名与库名称，这里直接采用默认库 工程名为“testtraffic”,输入完毕后点击ok完成。3）在弹出得对话框中选中AddExistingFile按钮，找到文件存储得路径 “modelsim”点击ok。同时两个程序文件处会有两个问号。4）右键点击空白处，选择其中得Pile选项，会出现一系列得编译方式。最常用得 就

11、是前两个，即编译选中文件Pile Selected同时两个程序文件处得问号变为对 号。5）选中Simulate,选择第二个start Simulation。在弹出得对话框中选择work里 得testtraffic并且去掉左下角得对号，点击ok。、Memory窗 口、;C与Tcl/Tk接得设计功能；对 。可以单独work,输入得6）右键点击testtraffic模块,选中Add,然后Add to Wave。这时会出现一个新窗 口:wave-default。这里就就是观察信号变化得区域，在仿真没有运行时，输出得信 号均为空,快捷键中有Run-All按钮进行仿真。4、仿真步骤fcfc W W 氐谕林

12、 E 話*titi 芜m m晶Fn*Fn*讹山 MMMM 计庙詰 IkIk啪*片#丽“*祥岳 eFUAAeFUAA* * n n兄J/J/彘員图3仿真结果示意图如图3所示,我们瞧出瞧出主干道红灯亮得时间等于支路绿灯，黄灯，左转灯，黄灯亮得 时间之与，同时支路红灯亮得时间等于主干道绿灯，黄灯，左转灯,黄灯亮得时间之与。本设计 中设定A方向红、绿、黄、左拐灯亮得时间分别为55秒、40秒、5秒与15秒,B方向 红、绿、黄、左拐灯亮得时间分别为:65秒、30秒、5秒与15秒，该系统满足我们得设计 需求。5、结论通过本次课设,就是我从一个verilog HDL编程语言得菜鸟逐渐升级为一个感兴趣得 初学者

13、、体验到了细心对一个编程者得重要性，与程序得规范性对于程序得重要性在verilog语言中,我们必须注意其与C语言得异同,比如格式与变量定义,还有模块得调用,与时钟信号得应用。还有,verilogHDL设计语言就是一门很好得硬件描述语言,可以直白 得描述实际得电路，实际得系统模型，易懂而且易于实现，我觉得在以后多加练习，可以对 以后得学习与工作带来莫大得帮助。通过做熊老师得课程设计培养了学生综合运用所学知 识,发现,提出，分析与解决实际问题，锻炼实践能力得重要环节，就是对学生实际工作能力 得具体训练与考察过程。通过这次课程设计使我懂得了理论与实际相结合就是很重要得，只有理论知识就是远远不够得，只

14、有把所学得理论知识与实践相结合起来，从理论中得出 结论,从而提高自己得实际动手能力与独立思考得能力。如果说大学得学习就像就是在充实自己,那么课设得意义就就是让所学得东西充分得 发挥出来,我希望大学得制度也可以从大一就开始抓起,这才就是对我们学生得一次提升。在实战中自由发挥,只有困难才能让我们更加强大。参考文献1CPLD/FPGA应用系统设计与（基础篇）作者：亿特科技 人民邮电出版社 出版日期：2005年7月书号：ISBN 7-115-13200-3/TP、45032、林明权、VHDL数字控制系统设计范例（第一版）M北京：电子工业出版社；3、杨晓慧、电子技术EDA实践教程（第一版）M,北京：国防

15、工业出版社；附录module aa(clk,rst,LAMPA,led,data_out)；output7：0 LAMPA ,led,data_out；input clk,rst；reg7：0numa,led；reg tempa ,i；reg3：0 data_in；reg3：0counta；reg7：0ared,ayellow,agreen；reg7：0LAMPA,data_out；reg 24：0 c, k,c1；reg clk1s；reg clk_100；reg19：0 cnt2；always (posedge clk )beginif(c=12500000)beginc=0;clk1s=

16、clk1s;endelsec=c+1;endalways (posedge clk )begincnt2=cnt2+1;if(cnt2=100000)beginclk_100=clk_100;cnt2=0;endendalways(posedge clk1s or negedge rst )/if(!rst)LAMPA=8b00001001;elsebeginayellow=8b00000110;agreen=8b00000111;if(!tempa)该模块控制东西方向得三种灯begintempa=1;if(counta = 0)beginnuma=agreen;counta=counta+1

17、;end if(counta = 1)beginnuma=ayellow;counta=counta+1;end if(counta = 2)beginnuma=ayellow;counta=counta+1;end if(counta = 3)beginnuma=ayellow;counta=counta+1;endLAMPA=8b00100001;/南北方向通绿灯亮东西方向红灯亮LAMPA=8b00010001;/南北方向黄灯亮东西方向红灯亮LAMPA=8b00000001;/南北方向黄灯灭东西方向红灯亮LAMPA=8b00010001;/南北方向黄灯亮东西方向红灯亮if(counta =

18、 4)beginnuma=agreen;counta=counta+1;end if(counta = 5)beginnuma=ayellow;counta=counta+1;end if(counta = 6)beginnuma=ayellow;counta=counta+1;end if(counta = 7)begin numa=ayellow;LAMPA=8b00001010;/南北方向红灯亮东西方向黄灯亮counta=0;endendLAMPA=8b00001100;/南北方向红灯亮东西方向绿灯亮LAMPA=8b00001010;/南北方向红灯亮东西方向黄灯亮LAMPA=8b00001000;/南北方向红灯亮东西方向黄灯灭else begin/倒计时模块if(numa) begin if(numa=0)begin tempa=0;end else beginif(numa7:4=4b0000)beginnuma3:0=4b1111;numa7:4= numa7:4-4b0001;end elsenuma3:0=numa3:0-4b0001;end end end end/always (posedge clk_100or