可重构技术发展现状与趋势

1、可重构技术综述摘要本文建立在阅读多篇国内外可重构文献的基础上，对可重构技术在国内外的现状及趋势作出了较全面的综述，目前可重构主要有硬件可重构和软件可重构，而硬件可重构又可具体化分为基于FPGA、基于XPP和基于芯片的可重构，软件可重构可具体化为基于模块代理与模块实现相分离和基于控制计划程序的可重构等。关键字: 可重构 硬件 软件 模块1 绪论早在1991年，Bradford K.Clark20（美国海军武器中心导弹软件分部）就提出了重构，并指出重构的主要目标是在嵌入式系统中通过模块化和可移植性来实现模块的重复利用，以降低开发成本和缩短开发周期。现在，随着各学科分工越来越细，对计算机资源的需求日

2、趋复杂，特别是近年来网络的普及通信技术和多媒体技术的飞速发展，使得各种各样的计算密集型多媒体应用和加解密应用对硬件环境的要求越来越高，既要求硬件环境能够适应各种不同的应用，还要保证对各种应用的实时处理速度。在RISC上增加SIMD功能单元技术在普通的应用中取得了很好的效果，但对于目前的嵌入式应用中算法越来越复杂越来越多样化，增加单一特定功能单元的通用处理器上的方案就显得力不从心，对软件和硬件的重构也就显得越来越重要，本文将对国内外可重构技术的现状及其发展趋势作详细的描述。2硬件可重构对硬件进行可重构不但能满足应用中灵活多变的需求，而且能达到近乎ASIC(Application-Specific

3、 Integrated Circuit)的速度，因此越来越广泛的被应用。文献21按解决问题的层次不同将可重构分为4类：(1)门级可重构。从基本门级人手重构计算系统即将功能部件的逻辑用FPGA实现，当应用算法改变时，通过改变FPGA的配置来改变其功能这种重构也称为电路级可重构。(2)部件级可重构。早期的重构从功能部件人手，通过对功能部件的重新组合来适应不同的计算需求。(3)指令级可重构。在标准处理器单元的基础上增加专用的计算设备，为通用计算提供特殊的计算支持，以实现大计算量指令和子程序的执行，这种提高通用计算机性能的重构方法称为指令级可重构。(4)芯片级可重构。在多处理器互连的基础上，使处理器位

4、数可变、处理器个数可变或处理器间互连可变的计算机结构，称为芯片级可重构或结构级可重构。本文将依据硬件可重构的实现技术不同将其分为3类：(1)基于FPGA的可重构。(2)基于XPP技术的可重构。(3)针对芯片设计的可重构。2.1基于FPGA的可重构FPGA是一个通用器件，由逻辑单元矩阵和逻辑单元之间的互连网络组成。逻辑单元的功能和互连网络的连接关系可以通过下载到FPGA上的配置数据改变，配置数据可通过硬件描述语言进行编程。基于FPGA的可重构广泛应用于数字信号处理、图像处理、位操作、压缩和加密等。图1. FPGA体系结构19FPGA体系结构如图1所示，由SB(Switch Boxes)，CB(C

5、onnection Boxes)，CLB(Configurable Loigc Block) 阵列构成，每个CLB中包含有SRAM查找表(LUTs)用于存储用户定义的具有特定功能的真值表，根据输入查找LUT从而得到组合逻辑的输出。CBs路由CLB的输入输出到邻近的连线中，SBs连接水平或垂直的连线，CB和SB都是可编程点，通过对其对应的SRAM单元进行配置就可实现期望的功能。可重构硬件的配置数据被垂直或水平地分成配置帧，配置帧是配置的最小单位，将配置数据划分成帧满足了部分重构的前提。在所有其他CLB都运行的情况下允许部分CLB进行灵活地独立配置，从而实现运行时可重构。由于芯片的可靠性和产品面市

6、时间对于保证在市场竞争中取得成功的重要因素，芯片设计者们不断地寻求缩短设计周期和提高可靠性的方法，而资源复用能很好地满足这两个目标。资源复用也是可重构技术的目标之一，在FPGA中主要通过IP(intellectual property)资源复用来实现资源的重复利用。IP资源复用是指在集成电路设计过程中，通过继承、共享或购买所需的智力产权内核，然后再利用EDA工具进行设计、综合和验证，从而加速流片设计过程，降低开发风险。IP资源复用已逐渐成为现代集成电路设计的重要手段，在日新月异的各种应用需求面前，超大规模集成电路设计时代正步入一个IP整合的时代。IP核是IP复用的载体和核心内容，基于应用需求、

7、规范协议和行业标准的不同，IP核的内容也是千差万别的。但是，为了使IP 核易于访问和易于集成，其设计必须遵循一定的规范和准则。在IP 核的开发方面，许多开放性的团体都付出了巨大的努力来推动各种IP 核的开发和IP 复用理念的推广，他们不仅开发了许多开放源代码的IP 核，涵盖了处理器IP、处理器外设控制器IP、算术运算单元IP、DSP算法IP等方面，而且编写了详细的IP 核编码风格和项目模板，并倡导了一种总线标准wishbone，用于规范各种IP 核的接口标准。国内开放性团体IP 核开发小组也在IP 核开发和IP 复用理念的推广和普及方面进行了不懈的努力22。Internet Reconfigu

8、rable Logic (IRL)是Xilinx倡导的一种新的FPGA设计理念，其核心是通过Internet对远程设备的硬件设计和软件程序进行升级、重构、调试和监控，这种设计理念伴随着嵌入式Internet技术的蓬勃发展必将对嵌入式设备的设计模式产生深远的影响。IRL包括三个方面的基本要素：含有配置bit流或应用程序的主机；含有配置功能的目标系统；Internet或远程访问介质。在Internet 环境下，可通过Web Browser访问远程目标机，通过HTTP、FTP协议、Java Applet和CGI等功能实现数据、文件传输和交互控制功能。在某些特殊环境下，远程访问介质可以是PSTN、无线

9、网络或其它特殊媒介，这在某些工业控制场合以及军事应用中是常见的。将处理器IP 核嵌入到可编程逻辑器件是基于FPGA的嵌入式系统设计的前提条件，目前，国内外许多单位已成功的将51单片机、ARM和PPC等处理器内核嵌入各种可编程逻辑器件并进行了应用系统的设计，其中最著名的要数Xilinx公司的Micro Blaze和Altera公司的Nois了。Xilinx从Pico Blaze到Micro Blaze，再到PPC405，完成了从8位单片机到32位微处理器的逐步完善和性能提升。基于嵌入式处理器内核的SOPC系统开发是一个软硬件协同设计的过程，一方面，它极大地提高了系统设计的灵活性和快速的设计迭代周

10、期，使整个开发过程变得更加可控；另一方面，一些新的调试和设计问题，如逻辑分析仪和数字示波器的接入等，对调试设备和调试手段提出了更高的要求，为了尽可能避免问题的产生，要求有更好的设计工具和集成开发环境，保证IP 核资源的可用性和设计实现的一致性，让设计工程师从烦琐的内部时序调试中解放出来22。米兰理工大学10描述了两种FPGA重构方法：通过不同的位流和通过清空模块，前者基于不同功能的小的位流从当前逻辑功能转换到新的逻辑功能，后者是先擦除整个块再重写新的位流到模块。利用FPGA能分成多个独立的模块特性，可以通过一部分模块替换来实现动态重构。象Xilinx Virtex FPGAs等是支持动态重构的

11、，通过运行时部分重构。日本三菱、东芝和富士通公司5提出了运行时硬件重构(删除、增加组件)，采用重构FPGA中的可重构块；并在实验中实现了软件模块的远程在线模块替换。FPGA需要大量的配置数据，配置时间较长；并且作为通用器件，FPGA的布线资源过于丰富，导致面积和功耗增大，性能降低。为了克服FPGA的不足, 可以采用ASIC与FPGA相结合的技术，基本部分采用ASIC，而需要重构部分采用FPGA，华盛顿大学4利用这种方式构造DHP（动态硬件插件）来构建出了多端口可编程路由器。深圳大学11提出一种在Xilinx平台上基于模块的局部重构设计方法，在现有Xilinx软硬件平台上，以XC2VP40内嵌的

12、PowerPC处理器内核为基础，通过XC2VP40内部配置访问通道 (ICAP)，对挂在OPB总路线上的DCTIP模块和IDCTIP模块进行动态重构该方法实现了局部重构技术在SOPC中的应用，及FPGA硬件资源的高速时分复用，降低了系统功耗，提高了系统硬件资源的利用率。解放军信息工程大学17采用FPGA可重构体系结构设计出用于对数据进行加解密处理的可重构密码芯片，并在实验中对SHA-1、SHA-224、HA-256三种不同算法的可重用模块进行可重构计算，既灵活地实现了不同算法，又实现了资源的充分利用，节约大量逻辑资源。协处理器是一个处理单元，该处理单元与一个主处理单元一起使用来承担通常由主处理

13、单元执行的运算。通常，协处理器功能在硬件中实现以替代几种软件指令。通过减少多种代码指令为单一指令，以及在硬件中直接实现指令的方式，从而实现代码加速。 协处理器有三种基本的形式：与CPU总线连接的、与I/O连接的和指令流水线连接。通过与指令流水线连接，CPU不能识别的指令可以由协处理器执行。FPGA允许硬件设计工程师利用单芯片上的处理器、解码逻辑、外设和协处理器实现一个完整的计算系统。FPGA可以包含数千到数十万的逻辑单元，可以从这些逻辑单元实现一个处理器，如Xilinx PicoBlaze或MicroBlaze处理器，或者可以是一个或者更多的硬逻辑单元(如Virtex-4 FX PowerPC

14、)。大量的逻辑单元使你可以实现数据处理单元，这些单元与处理器系统一起工作，由处理器对其进行控制或监控。 FPGA作为一种可重复编程的单元，允许你在设计过程中进行编程并对其进行测试。如果你发现了一个设计缺陷，你可以立即对其进行重新编程设计。FPGA还允许你实现硬件运算功能，而这在以前的实现成本是很高的。CPU流水线与FPGA逻辑之间紧密结合，这样就可以创建高性能软件加速器。 图2：PowerPC、集成的APU控制器和协处理器22xilinx公司22将PPC设计在FPGA中来实现了集PPC和协处理器为一体的FPGA，如图2所示，来自高速缓存或存储器中的指令可以立即出现在CPU解码器和APU(辅助处

15、理单元)控制器上，如果CPU能识别指令，则运行这些指令。否则，APU控制器或用户创建的协处理器可以对指令做出应答并执行指令。一个或者两个操作数被传递到协处理器，并返回一个结果或状态。APU接口还支持用一个指令发送一个数据单元。数据单元的大小范围从一个字节到4个32位的字。文献24描述了一种支持硬件进程的操作系统，这是一个非常新的概念，而且软/硬件进行还能通过UNIX的进程间通信机制（共享文件、管道、信号量、消息）进行通信。以前只可以通过CPU对FPGA进行配置作为协处理器用，没有这么大的耦合度。文中描述了一种基于BORPH的软硬件协同设计方法学，BORPH 是Berkeley Operatin

16、g system for ReProgrammable Hardware的缩写，它是一个专为可重构计算机设计的操作系统，它通过扩展标准linux内核以支持基于FPGA的可重构计算。BORPH框图如图3所示，BORPH不是把FPGA当作协处理器，而量把它当成正常的可计算资源，我们就把FPGA上的一个运行设计叫做硬件进程。本文还描述了一种与普通UNIX进程一样的硬件进程，不同的是它是一种FPGA硬件设计而不是软件程序。还通通过传统的UNIX进程间通信机制进行通信，如：共享文件、管道、共享内存、信号量和消息传递；硬件进程能象软件进程一样访问文件系统和标准IO等系统资源。FPGA设计的一次运行称为一个

17、硬件进程。BORPH采用新格式的目标文件(BOF),它与一些附加信息一同构成了FPGA配置文件，执行BOF文件去配置FPGA。一旦BOF运行，它将作为正常的linux进行看待，图4为BOF的一个执行例子。图3.在BEE2计算模型上的BORPH框图24图4.执行BOF文件(第1步配置FPGA，第5步停止硬件进程)24文献25探讨了一个FPGA集群(Multi-FPGA Clustered Architecture:MFCA)。所有的FPGA能总部分或动态地重构以集成IP核到系统中；由于在嵌入式处理器上实现了基于linux操作系统的资源管理和通信管理，因此利用简单的函数调用就可控制FPGA的重构；

18、而且linux操作系统完全隐藏了MFCA的物理特性，提供了通用接口来实现部分可重构，然而操作系统必须改进以支持可重构硬件组件的动态配置，而标准linux通过/dev和/proc就可大大简化可重构的处理并且linux对模块动态加载的支持也利于重构。FPGA集群体系结构的主要问题是用于运行时动态指定动态重构模块的替代方法。多FPGA集群体系的两种配置方法及其通信设施见图5，它们都是一维的。a)是自由一维方法，其高度一定，宽度依需要进行调节，因此能较少地浪费资源，但其通信设施就要求更高。b)是固定瓦方法，可重构资源被分成大小已经定义好的不相连的区(瓦片)。图5.自由1维方法和动态瓦方法25文献25还

19、描述了PARTOR2000平台，该平台允许多个FPGA的集成，并且可用来实现MFCA。基于FPGA的动态部分可重构可以通过嵌入到FPGA中的专用硬件或象JTAG那样的外部部件来实现，处理用户空间的的重构请求，需要提供重构控制器的驱动。在linux中重构管理器的驱动程序都通过注册设备节点来提供相关的系统调用，驱动程序就隐藏了硬件特性，可重构管理器的驱动和序在系统中所处位置如图1所示;针对FPGA重构的可靠性，斯坦福大学19提出了具有自动修复能力的可重构框架，它由两个带有嵌入式软微控制器的FPGA组成。能自动自我修复的双FPGA体系结构，快速定位出错部分，修复故障。该框架有错误检测能力和错误修复能

20、力。在传统的容错系统中，FRU(field-replaceable unit)是一个芯片或一块板；而在本可重构硬件系统中FRU是一个逻辑块或路由资源，因此可以利用FRU的细粒度在不影响其它部分情况下进行系统修复。双FPGA体系结构详见图6，它包含两个FPGA芯片，每个可单独配置以实现不同的功能，并且每个芯片中有一个软微控制器，控制器通过各种协议（如：看门狗、心跳等）交换错误状态信息，控制器还监测本FPGA的状态，当内置错误恢复技术不能自我恢复时，另一FPGA就会调用相应的恢复程序去恢复出错的FPGA。本技术已经在几个商用可重构硬件平台中应用。图6.双FPGA体系结构192.2基于XPP技术的可

21、重构虽然FPGA最先实现可重构计算的概念，但由于在粒度、成本、可编程能力、运行时的配置需要时间、向后兼容性等方面的不足，它不能很好地满足动态重构的灵活性需要。相对以上的各种不足，极限处理平台XPP(eXtreme Processing Platform)在大量数据处理等应用中就具有很大优势，XPP是一个基于处理阵列元素(PAEs:Processing Array Elements)的一种数据处理架构，它采用c/c+语言编程,在复位或上电时，配置字通过配置接口进入阵列，配置字包含了PAE的地址和XPP对象的配置。由于将配置信息放在片上缓存中，因此要以前重构时间最小化,XPP的配置寄存器通过配置端

22、口用配置字进行设置，所有或部分配置字逐个周期顺序写入相应的配置寄存器，支持运行时重构。具体参见文献13-15。PACTXPP技术包含了片上系统(SoC)，SOC综合了带可重构硬件的微控制器和片上内存及各种终端，即CPU与可重构硬件间是松度耦合，三星公司12已经在实验中基于ARM+XPP实现了H.264的视频解码器。2.3芯片设计的可重构将FPGA加入处理器作为功能单元的方案虽然具有更高的灵活性，但由于FPGA是基于可编程逻辑技术，逻辑密集度不高。针对这种情况，国防科技大学23提出了一种针对某一特定域自动生成一系列基于传输触发体系结构TTA（Transport Triggered Archite

23、cture）领域内可重构功能单元(DSRFU)，对领域内所有典型算法进行加速，不同于在同一芯片中同时包含固定逻辑和可编程逻辑的复合系统，因为是面积专用应用程序的细粒度集成，所以这种方法可以为部分应用程序提供与ASCI相差不多的效率；同时DSRFU内基本功能单元间连接的可变性以及多DSRFU的配合使用，为系统提供了足够的领域内程序适应能力；而且DSRFU的自动生成保证了可重构功能单元的可靠性和开发速度。TTA的结构详见图7，它通过改善VILW数据旁路系统，改造为功能单元的互联网络；将寄存器、取指单元、访存单元统一改造成特殊功能单元SFU（Special Function Unit），使其在互连网

24、看来具有一样的视图，同时将保证计算结果正确性以及开发并行性的工作交给编译器来实现。图7 TTA的结构23DSRFU构造思想是将每个基本运算设计一个基本功能单元BFU(Basic Function Unit)，基本运算间的数据流的数据流对应于基本功能单元间的互连；通过将固定不变的BFU通过不同的互连从而实现新的功能，这样典型代码段发生修改后只需要修改BFU间的连线即可。DSRFU采用语法树来描述程序的运行结构，通过编译器将程序转换成语法树，硬件生成器根据语法树最终生成可重构功能单元。上述的BFU是能完成一个具体操作的功能部件，是部分参数可配置但不可再分的功能部件。其对外接口负责BFU与外部的数据

25、交换，是BFU最重要的可重配置资源。DSRFU通过先将BFU互连再加入必要的时序控制逻辑来自动配置，这样DSRFU就能提供与ASIC相差不大的效率，同时DSRFU具有一定的灵活性，通够实现按照需求进行重构。异步可重构结构，着重研究了异步可重构单元的设计。可重构结构采用异步逻辑实现，不需要全局时钟，避免了时钟歪斜，同时具有低功耗、高性能的优点。异步可重构结构可作为IP(Intellectual Property)块集成到系统芯片上，组成低功耗、高性能的可重构计算平台。可重构结构由并行配置控制器(PCC)、数据接口(DIF)和可重构阵列(RCA)三部分组成。PCC接收外部控制器的配置数据，通过并行

26、配置总线对可重构单元进行并行配置。由于PCC能并行配置每一个可重构单元，缩短了可重构结构的配置时间。DIF的功能是实现可重构阵列和存储器之间的数据交换以及单端编码数据和双端编码数据 的转换。RCA是可重构结构的 核心，它是由功能相同的可重构单元通过布线资源组成的二维阵列结构。可重构单元由配置存储器、功能单元和输入输出多路复用器三部分组成。具体方案详见文献16。3软件可重构由于可重构要求软件各组成部分间要有最小的耦合性，因此模块化方法是目前各种软件可重构方法中用的主要方法。在具体的实现中，主要有以下几种方法。3.1模块代理与模块实现相分离的方法模块由模块代理和模块实现构成，模块间通过消息来传递消

27、息，详见图8。模块代理用于模块间通信队列管理和模块加载、卸载，它通过指针灵活指向不同的模块实现，其通信队列实现新旧模块间平稳过渡；模块实现完成模块具体功能，通过对模块实现的替换、删除、添加来实现软件的可重构。加拿大维多利亚大学1基于这种技术构造出了不停机路由器，该路由器在不停机状态下实现了对模块动态加载，并且加载失败时能恢复到加载操作前的状态继续运行。图8.模块间通信机制13.2有保障的动态可重构框架(ADRF)该框架由上下文管理器（CM）、可重构管理器（RM）、服务管理器（SM）组成。当上下文改变时由CM触发RM执行重构，SM负责为可重构准备组件。伊朗沙里夫科技大学2将此架构以C语言实现了一

28、个普适计算模拟器，该模拟器模拟在各组件计算后通过消息在组件间传递结果，可重构实现了组件的动态加入、删除和替换，从而实现对数据的不同处理。3.3 plastik体系框架在系统开发早期，采用了体系结构描述语言（ADL）来对软件体系结构进行模块化，作为ADL的ACME的基本元素包括：支持多接口的组件，组件间的接口通过连接器相连。Armani用来扩展ACME，它可以用来表示对ACME体系的限制。ACME/Armani当前不支持系统的运行时动态重构。OpenCOM组件用来构建运行时系统重构，缺省时用C来写其组件。基于该框架，可实现系统的可编程重构和自适应重构。巴西里约联邦大学6基于这种技术实现了MPEG

29、和H.263解码模块的可编程替换和自动(ad-hoc)替换, 英国兰卡斯特大学318将OpenCOM用于构造自适应中件件平台和主动式网络环境。3.4基于控制计划程序的可重构可重构软件可被看作一组相互通信的组件，这些组件是一些预先实现的软件并作为一个构建块来使用。图9展示了一个控制系统中可重构软件的结构。应用(可选)应用(可选) 控制器软件(系统功能)平台(OS/NW)控制器软件接口可重用组件库特别开发组件设备接口和基础设施物理硬件HW+OS+NW平台图9. 基于控制计划程序的可重构软件结构从图10可看出，一个软件组件包括：一组可注册和映射的外部接口、通信端口、一个控制逻辑驱动和服务协议。(1)

30、外部接口：它定义一个组件的功能；它由一组带指定参数的可接受全局事件来表示。注册机制用于对收到事件进行检查，仅有效且授权事件才作相应操作。(2)通信端口：它用于连接组件，即组件的物理接口。每个可重用组件有一个或多个通信端口。端口可以通过不同的服务协议来客制以适应不同需要。多个连接可共享同一个端口。(3)控制逻辑驱动：又叫FSM驱动，用于将控制逻辑规范和功能定义分离以支持可执行代码级重构。FSM驱动可看作访问和修改组件内控制逻辑的接口。组件的控制逻辑能完全定义在状态表中, 该状态表在FSM驱动执行时调用，运行时，FSM驱动依据其状态表和接收到的事件产生相应命令去调用被控对象的操作。状态表还可以打包

31、成数据传给其它组件以实现远程控制。(4)服务协议：它定义组件的执行环境和基础设施。它包括调度策略、进程间通信机制和网络协议。组件可通过选取择不同的服务协议来实现在不同的环境中使用。事件映射注册FSM驱动被控对象被控对象服务协议平台配置图10.可重用组件结构FSMlabellocation/控制逻辑StateTable-entry1StateTable-entry2.ENDFSMOPERATIONlabellocation/操作序列Operation-element1Operation-element2.ENDOPERATION图11.控制计划程序结构控制计划程序包括控制逻辑和操作序列(图11)

32、，控制逻辑通过定义嵌套有限状态机（NFSM）中的不同状态表来实现重构。操作序列通过定义不同的操作规程，实现不同的操作顺序，从而达到可重构。此可重构方法支持执行代码级的行为可重构。密歇根大学78在此基础上完成了三轴铣床控制模块的重构。3.5基于XML的软件可重构体系该体系由层次性软件实现，层次性软件包含以下几部分：基于事件的外部接口，组件可有组织地集成到系统中并通过软件总线中的映射表来与其它组件进行通信。本方法的重点是将应用规范(包括组件配置和组件交互两部分)与实现分离，这样就可在运行时独立重构不同的应用。其基于组件的系统由c/c+实现，组件通过事件进行通信；事件流、组件和其属性被定为应用规范，

33、在系统配置中用XML进行描述。组件间的交互在设计时构建并且运行过时只能在预先指定的状态能改变。华中科技大学9利用此方法实现了一种可重构的测量系统。4展望随着对信息安全性的要求越来越高、对图像处理等数据处理量越来越大、对设备体积要求越来越小和功能越来越丰富，对可重构技术要求也就越来越高，各科研单位和企业对可重构技术投入有不断增加的趋势，我们实验室正在申请参与的863重大专项就在可重构方面提出了明确要求。可以预测可重构技术将越来越成熟，也必将不断引入到现实的生产生活中。参考文献：1 Lizhou Yu, Shoja, G.C.Muller, H.A.Srinivasan. A framework

34、for live software upgrade. Software Reliability Engineering, 2002. 2 Hemmati, H. Niamanesh, M. Jalili, R. A framework to support run-time assured dynamic reconfiguration for pervasive computing environments.  Wireless Pervasive Computing, 2006 3 Gordon S. Blair , Geoff Coulson , Paul

35、Grace . Research Directions in Reflective Middleware the Lancaster Experience. Proceedings of the 3rd workshop on Adaptive and reflective middleware,20044 David E. Taylor, Jonathan S. Turner, John W. Lockwood. Dynamic Hardware Plugins(DHP):Exploiting Reconfigurable Hardware for High-performance Prog

36、rammable Routers. Open Architectures and Network Programming Proceedings, 2001 IEEE5 Mitsubishi Electric (leader), Toshiba, Fujitsu. Reconfigurable Software Radios: a case study for over-the-air bug fixing proof of concept by lab experimentation.ANWIRE Workshop Sept. 25-26 2003 Mykonos, Greece6 Thai

37、s Batista1, Ackbar Joolia, Geoff Coulson. Managing Dynamic Reconfiguration in Component based Systems. 20057 Shige Wang and Kang G.Shin. Reconfigurable Software for Open Architecture Controllers. proceedings of the 2001 IEEE International Conference on Robotics&Automation,20018 S. Wang and k. G.

38、 Shin, “GENERIC PROGRAMMING PARADIGM FOR OPEN ARCHITECTURE CONTROLLERS” in Proceedings of the World Automation Congress 2000, MAUI,HA, June 2000.9 Hong Lai Lingsong He. XML-Based Reconfigurable Measurement System Department of Instrument Department of Instrument. Proceedings of the IEEE Internationa

39、l Conference on Automation and Logistics, 200710 S. Corbetta, F. Ferrandi, M. Morandi, M. Novati, M.D. Santambrogio, D. Sciuto. Two Novel Approaches to Online Partial Bitstream Relocation in a Dynamically Reconfigurable System , 200711 黄俊, 朱明程. 局部动态重构在SoPC中的应用. 深圳理工大学学报. vol23, no 10, 200612 Woo Hyo

40、ng Lee Jung Han Kim. H.264 Implementation with Embedded Reconfigurable Architecture. Computer and Information Technology, 2006. 13 PACT XPP Technologies, Inc. XPP-III_overview_WP (Version 2.0), 200614 PACT XPP Technologies, Inc. XPP-III_programming_WP (Version 2.0), 200615 PACT XPP Technologies, Inc. Reconfiguration on XPP-III Processors White Paper( Version 2.0), 200616 季爱明, 沈海斌, 严晓浪. 异步可重构结构设计. 电路与系