定点补码一位乘法器的设计

1、沈阳航空工业学院课程设计报告课程设计名称： 计算机组成原理课程设计课程设计题目： 定点补码一位乘法器的设计院（系）：计算机学院专 业：计算机科学与技术班 级： 4401102学 号： 200403011035姓 名：成姣 指导教师：刘泽显 完成日期： 2006年 12月 31日目 录第1章总体设计方案11.1设计原理11.2设计环境5第2章详细设计方案62.1顶层方案图的设计与实现 62.1.1创建顶层图形设计文件62.1.2器件的选择与引脚锁定 72.2功能模块的设计与实现82.2.1数据选择器模块的设计与实现 92.2.2乘数模块的设计与实现112.2.3部分积模块的设计与实现 112.2

2、.4求补模块的设计与实现112.3仿真调试14第 3章编程下载与硬件测试163.1编程下载163.2硬件测试及结果分析16参考文献18第 1章 总体设计方案1.1 设计原理定点补码一位乘法的计算有普通和布斯两种算法， 此设计方案仅采用布斯算法进行设计设被乘数x补=x0.x1x2xn和乘数y补=yo.yiy2yn均为任意符 号，则有补码乘法算式n x y 补=凶补(- yo + 刀yi2-i )(234)i = 1为了推出串行逻辑实现人分步算法，将上式展开加以变换：x y补=x补- yo + yi2-1 + 泌-+ + yn2-n=x补.-yo + (yi - yi2-1) + (y22-1 -

3、 y22-2) + + (yn2-(n-1) - yn2-n)=x补(屮-yo) + (y2 - y“ 2-1 + + (yn - yn-1) 2-(n-1) + (0 - yn)2-nn(yi 1 yi )2 i=x补.i 0(yn+1= 0)写成递推公式如下： z0 补 = 0z1 补=2 -1 Z0 补 + ( yn+1 - yn ) x补(yn+1= 0)Azi 补=2 - Z-1 补 +( yn-i+2 - yn-i+1 ) x补(2.3.5)沈阳航空工业学院课程设计报告第1章总体设计方案zn 补=2 -1 zn-i 补 + ( y - yi ) x补zn+i 补=zn 补 + (

4、yi - yo ) x补=x y 补开始时，部分积为0,即zo补=0。然后每一步都是在前次部分积的基 础上，由(yi+i - yi ) ( i = 0 , 1, 2,，n)决定对x补的操作，再右移一 位，得到新的部分积。如此重复n + i步，最后一步不移位，便得到x y ， 这就是有名的布斯公式。实现这种补码乘法规则时，在乘数最末位后面要增加一位补充位yn+i。开始时，由ynyn+i判断第一步该怎么操作；然后再由yn - i yn判断第二步该怎么操作。因为每做一步要右移一位，故做完第一步后，yn - i yn正好移到原来ynyn+i的位置上。依此类推，每步都要用ynyn+ i位置进行判断，我们

5、将这两位称为判断位。如果判断位ynyn+i = oi,则yi+iyi = i,做加x补操作；如果判断位 yn yn+i = i0,则yi+iyi = - i,做加-x补操作；如果判断位 yn yn+i = ii或 00,贝U yi+iyi = 0, z 加0,即保持不变。补码一位乘法运算规则(i)如果yn = yn+i，部分积zi 加0,再右移一位； 如果yn yn+i = 0i,部分积加x 补，再右移一位；(3)如果yn yn+i = i0,部分积加-x补，再右移一位；这样重复进行n+i步，但最后一步不移位。包括一位符号位，所得乘 积为2n+i位，其中n为尾数位数。【例】x = 0.1101

6、, y = 0.1011，用补码一位乘法计算解:求解过程如下:部分积乘数说明00.0000yn+1 = 0+ 11.0011ynyn+1 = 10加卜x补11.001111.1001+ 00.000011.100111.1100+ 00.1101右移一位yny n+1 = 10右移一位yny n+1 = 01加x补00.100100.0100右移一位+ 11.0011ynyn+1 = 01加卜x补11.011111.101右移一位+ 00.1101yny n+1 = 01，加x补00.100 1 1 1 10最后一步不移位所以x y补=0.10001111定点补码一位乘法器可以用一个乘数模块、

7、一个部分积模块、一个数据选择 器模块和一个求补模块构成，其原理框图如图1.2.1所示。定点补码一位乘法器的整体设计包含乘数模块，部分积模块，数据选择器模 块和求补模块，数据选择器模块和求补模块，乘数模块，部分积模块作为底层设 计，前者采用Verilog语言设计输入方式，后三者及顶层的乘法器采用原理图设计 输入方式。采用硬件描述语言进行电路设计并实现表1.1中给定的功能，设计的Verilog程序经编译、调试后形成*bit文件并下载到XCV200可编程逻辑芯片中，经硬件 测试验证设计的正确性。-5-图1.1.1定点补码一位乘逻辑原理图1.2设计环境硬件环境：伟福COP2000型计算机组成原理实验仪

8、、XCV200实验板、微机； EDA 环境：Xilinx Foundation3.1 设计软件。沈阳航空工业学院课程设计报告第2章详细设计方案第2章详细设计万案2.1顶层方案图的设计与实现顶层方案图实现定点补码一位乘法器的逻辑功能，采用原理图设计输入方式 完成，电路实现基于XCV200可编程逻辑芯片。在完成原理图的功能设计后，把 输入/输出信号安排到XCV200指定的引脚上去，实现芯片的引脚锁定。2.1.1创建顶层图形设计文件顶层图形文件主要由一个乘数模块、一个部分积模块、一个数据选择器模块和一个求补模块组装而成的一个完整的设计实体。可利用Xilinx ISE ECS模块实现顶层图形文件的设计

9、，顶层图形文件结构如图2.1所示。屮屮刃屮屮 W WTL TL TL IL- TLM>W>kIBIFI3UF1-IPCm9 -nW rtu7 DnTt II -.rI=":IJJ - 止 I 见 ml' yl VL IL rj nfw - I - rL ： u cllvl- JII»Xi?0BW3cmL- TL TL IL- TL IL- TL TLIILU：FL?HOPADY0珈mHWwH DFMKffADL0OT8LOC=F215LO16L0W21TL0tP218LOW型L0C=P221L蚀22OFhlOFaD10FADMOMi俪LOOP224LOC

10、=F228LOP229LOW230LOC=F231LOW23!LOC=F234LOC=P235-7-图2.1定点补码一位乘法器顶层图形文件结构2.1.2器件的选择与引脚锁定(1) 器件的选择由于硬件设计环境是基于伟福COP2000型计算机组成原理实验仪和XCV200 实验板，故采用的目标芯片为 Xlinx XCV200可编程逻辑芯片。(2) 引脚锁定把顶层图形文件中的输入/输出信号安排到刈nx XCV200芯片指定的引脚上去， 实现芯片的引脚锁定，各信号及 Xlinx XCV200芯片引脚对应关系如表2.1所示 表2.1信号和芯片引脚对应关系补码一位乘法器内部信号图形文件中的输入/输出信号XC

11、V200芯片引脚X7X7P33X6X6P34X5X5P35X4X4P36X3X3P38X2X2P39X1X1P40X0X0P41Y7Y7P56Y6Y6P55Y5Y5P54Y4Y4P53Y3Y3P50Y2Y2P49Y1Y1P48Y0Y0P47CYCYP79LYLYP81CLKYCLKYP85CJIACJIAP90CCHENGCCHENGP92Z7Z7P78Z6Z6P215Z5Z5P216Z4Z4P217Z3Z3P218Z2Z2P220Z1Z1P221Z0Z0P222R7R7P93R6R6P224R5R5P228R4R4P229R3R3P230R2R2P231R1R1P232R0R0P2352.2

12、功能模块的设计与实现定点补码一位乘法器是以数据选择器模块，乘数模块，部分积模块，和一个求补 模块为基础而实现的，设计数据选择器时模块用Verilog语言实现。设计后三者用 原理图设计输入方式实现。具体设计如图所示：沈阳航空工业学院课程设计报告第2章详细设计方案rJL7:0：RT:CoT:rL?-RESSI11LJjA ii&7:00兀:Q?Lbar；CC2.2.1定点补码一位乘模块图2.2.1数据选择器模块的设计与实现数据选择器的三个输入分别用 A、B、C表示，控制信号用SO、S1表示，输 出用Q表示，形成的Verilog语言用XUANZEQI.CHD表示，设计过程如下。(1) 创建V

13、erilog文件module XUANZEQI( s0,a,b,c,s1,q);in put s0 ;in put 7:0 a ;in put 7:0 b ;in put 7:0 c ;input s1 ;output 7:0 q ;reg 7:0 q ;always(s0 or s1 or b or c or a)beg in沈阳航空工业学院课程设计报告第2章详细设计方案if(sO=1'b 0&&s仁=1'bO)|(sO=1'b1 &&s 仁=1'b1)q7:0=a7:0;else if( sO=1'bO&&am

14、p;s 1=1'b1)q7:0=b7:0;else if( sO=1'b1 &&s 1=1'bO)q7:0=c7:0;elseq7:0=a7:0;enden dmodule(2) 创建元件图形符号为了能在图形编辑器(原理图设计输入方式)中调用此数据选择器，需要为XUANZEQI创建一个元件图形符号，可用 Xilinx ISE编译器的Create Symbol模 块实现。S1so-1o! »A7:0tr-1_1B7-00(3) 功能仿真对创建的数据选择器元件(XUANZEQI )进行功能仿真，验证其功能的正确性，可用Xilinx ISE编译器的S

15、imulator模块实现。EC7.113E37.1 -DBA7 .(hex)#3也AE-1SI._l M1 "w"w Im "w 卜 a w * r v ,w » * » 'W? 1SO.二tn 1B7.1AB)远)(13-2.2.2乘数模块的设计与实现乘数输入用D表示，输出用Q表示，其设计过程如下（1）创建原理图LYd-u.冒卜 CCHENG °CCHENGIBUF-SLI D7:0 ERLLLEFT CE >C CLR Q7:0CLRYD（2）创建元件图形符号为了能在图形编辑器（原理图设计输入方式）中调用此乘数模块，

16、需要为CHENGSHU创建一个元件图形符号，可用 Minx ISE编译器的Create Symbol模 块实现。DT：0T TWC J 7 AlLTS LT hOJCLRYCCHENG（3）功能仿真对创建的乘数元件（CHENGSHU）进行功能仿真，验证其功能的正确性，可用Xilinx ISE编译器的Simulator模块实现。2.2.3部分积模块的设计与实现输入用D表示，输出用Q表示，其设计过程如下-15-（1）创建原理图D7:0 ALYOCTOCLRWLILrx007SLID7:0SRIQ7:0LLEHCE>C CLRi>Q7:0IBUF（2）创建元件图形符号为了能在图形编辑器（

17、原理图设计输入方式）中调用此部分积模块，需要为BUFENJI创建一个元件图形符号，可用 Xilinx ISE编译器的Create Symbol模块 实现。D7:0 Q7:0CYCLRV（3）功能仿真对创建的乘数元件（BUFENJI）进行功能仿真，验证其功能的正确性，可用Xilinx ISE编译器的Simulator模块实现。2.2.4求补模块的设计与实现输入用X表示，输出用Q表示，其设计过程如下（1）创建原理图X7:0>INV8 cCIAL7：> Sl7：0L 一亡»Q7;0（2）创建元件图形符号为了能在图形编辑器（原理图设计输入方式）中调用此求补模块，需要为QIUBU创

18、建一个元件图形符号，可用 Xilinx ISE编译器的Create Symbol模块实 现。X7:0 e7：0（3）功能仿真对创建的求补元件（QIUBU ）进行功能仿真，验证其功能的正确性，可用Xilinx ISE编译器的Simulator模块实现。HM7.,(hex )8ES57 . . (hen)JfaCe2.3仿真调试仿真调试主要验证设计电路逻辑功能、时序的正确性，本设计中主要采用功 能仿真方法对设计的电路进行仿真。（1）建立仿真波形文件及仿真信号选择功能仿真时，首先建立仿真波形文件，选择仿真信号，对选定的输入信号设置参数，选定的仿真信号和设置的参数如表2.2所示输入信号输出信号XYLY

19、CYCLRYCJIACCHENGZR345810110345801000345801001345801001345801000345811001345811000345801001表2.2功能仿真信号选择和参数设置（2）功能仿真结果与分析功能仿真波形结果如图2.2所示，仿真数据结果如表2.3所示。对表2.3与例 的内容进行对比，可以看出功能仿真结果是正确的，进而说明电路设计的正确性。图2.2功能仿真波形结果表2。3功能仿真数据结果输入信号输出信号XYLYCYCLRYCJIACCHENGZR345810110 00 :00345801000CC58345801001E6AC345801001F3

20、D6345801000 :27:D634581100113EB345811000DFEB345801001EFF5沈阳航空工业学院课程设计报告第3章编程下载与硬件测试编程下载与硬件测试3.1编程下载利用Xilinx ISE的编程下载功能，将得到的*.bin文件下载到XCV200实验板 的XCV200可编程逻辑芯片中。3.2硬件测试及结果分析利用XCV200实验板进行硬件功能测试。定点补码一位乘法器的输入数据通 过XCV200实验板的输入开关实现，输出数据通过 XCV200实验板的LED指示 灯实现，其对应关系如下。表3.1 XCV200实验板信号对应关系XCV200芯片引脚信号XCV200实验

21、板X7K47XK46X5K45X4K44XS3XK4X1K41X0K40”Y7K37丫K36丫K3丫K34丫K33丫K3Y1K31Y0K30LYK20CYK21CLRYK2F21CJIAK23CCHENGK24Z7:0七段数码管D0R7:0七段数码管D1禾U用表2.2中的输入参数作为输入数据，逐个测试输出结果，即用 XCV200 实验板的开关K4、K3、K2输入数据，同时观察七段数码管 D0七段数码管D1的 输出。-17-沈阳航空工业学院课程设计报告附录参考文献1 曹昕燕 EDA技术实验与课程设计M .北京：清华大学出版社，20062 范延滨.微型计算机系统原理、接口与 EDA设计技术M.北京：北京邮电大学 出版社，20063 王爱英.计算机组成与结构（第4版）M.北京：清华大学出版社，2006课程设计总结：1 在刚开始做这个课程设计时，由于对知识