SPI时钟模式的配置

1、SPI 基础知识简介】 设备与设备之间通过某种硬件接口通讯，目前存在很多种接口， SPI 接口是其中的一种。SPI 中分 Master 主设备和 Slave 从设备，数据发送都是由 Master 控制。一个 master 可以接一个或多个 slave 。常见用法是一个 Master 接一个 slave ，只需要 4 根线：SCLK：Serial Clock ，（串行）时钟MISO：Master In Slave Out ，主设备输入，从设备输出MOS：I Master Out Slave In ，主设备输出，从设备输入SS: Slave Select ，选中从设备，片选SPI 由于接口相对简单

2、 （只需要 4 根线），用途算是比较广泛， 主要应用在 EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。即一个SPI的Master通过SPI与一个从设备，即上述的那些 Flash , ADC等，进行通讯。而主从设备之间通过SPI进行通讯，首先要保证两者之间时钟 SCLK要一致，互相要商量好 了，要匹配，否则，就没法正常通讯了，即保证时序上的一致才可正常讯。而这里的SPI中的时钟和相位，指的就是SCLk时钟的特性，即保证主从设备两者的时钟的 特性一致了，以保证两者可以正常实现 SPI 通讯。SPI 相关的缩写或说法】先简单说一下，关于 SPI 中一些常见的

3、说法：SPI的极性Polarity 和相位Phase，最常见的写法是CPOL和CPHA不过也有一些其他写法，简单总结如下：(1) CKPOL (Clock Polarity) = CPOL = POL = Polarity =时钟）极性(2) CKPHA (Clock Phase) = CPHA = PHA = Phase =时钟）相位(3) SCK=SCLK=SP I 的时钟（4） Edge= 边沿，即时钟电平变化的时刻，即上升沿(rising edge) 或者下降沿 (fallingedge)对于一个时钟周期内，有两个 edge，分别称为:Leading edge= 前一个边沿 =第一个边

4、沿，对于开始电压是 1，那么就是 1 变成 0 的时候， 对于开始电压是 0，那么就是 0变成 1的时候；Trailing edge个边沿=第二个边沿，对于开始电压是1，那么就是0变成1的时候（即 在第一次 1 变成 0 之后，才可能有后面的 0 变成 1），对于开始电压是 0，那么就是 1 变成 0 的时候；本文采用如下用法:极性=CPOL相位=CPHASCLK时钟第一个边沿和第二个边沿 【SPI 的相位和极性】CPOL和CPHA分别都可以是0或时1,对应的四种组合就是：Mode 0 CPOL=0, CPHA=0Mode 1 CPOL=0, CPHA=1Mode 2 CPOL=1, CPHA

5、=0Mode 3 CPOL=1, CPHA=1【CPOL极性】先说什么是SCLK时钟的空闲时刻，其就是当 SCLK在数发送8个bit比特数据之前和之后 的状态，于此对应的，SCLK在发送数据的时候，就是正常的工作的时候，有效 active的 时刻了。先说英文，其精简解释为：Clock Polarity = IDLE state of SCK。再用中文详解：SPI的CPOL表示当SCLK空闲idle的时候，其电平的值是低电平 0还是高电平1：CPOL=0时钟空闲idle时候的电平是低电平，所以当 SCLK有效的时候，就是高电平，就 是所谓的 active-high ；CPOL=1时钟空闲idle

6、时候的电平是高电平，所以当 SCLK有效的时候，就是低电平，就 是所谓的 active-low ；【CPHA相位】首先说明一点， capture strobe = latch = read = sample，都是表示数据采样，数据有效的时刻。相位，对应着数据采样是在第几个边沿（edge）,是第一个边沿还是第二个边沿，0对应着 第一个边沿， 1 对应着第二个边沿。对于：CPHA=，0 表示第一个边沿：对于 CPOL=，0 idle 时候的是低电平，第一个边沿就是从低变到高，所以是上升沿；对于 CPOL=，1 idle 时候的是高电平，第一个边沿就是从高变到低，所以是下降沿；CPHA=，1 表示第

7、二个边沿：对于 CPOL=，0 idle 时候的是低电平，第二个边沿就是从高变到低，所以是下降沿；对于 CPOL=，1 idle 时候的是高电平，第一个边沿就是从低变到高，所以是上升沿；此处，再多解释一下可能会遇到的 CKP和CKE其是Microchip的PIC系列芯片中的说法。（1）CKP是 Clock Polarity Select，就是极性=CPOLCKP虽然名字和CPO不一样，但是都是指时钟相位的选择，定义也一样：CKP: Clock Polarity Select bit 1 = Idle state for clock (CK) is a high level0 = Idle st

8、ate for clock (CK) is a low level所以不多解释。（2） CKE是 Clock Edge Select ，就是相位=CPHACKE: SPI Clock Edge Select bit1 = Transmit occurs on transition from active to Idle clock state0 = Transmit occurs on transition from Idle to active clock state意思是1 = （数据）传输发生在时钟从有效状态转到空闲状态的那一时刻0 = （数据）传输发生在时钟从空闲状态转到有效状态的那一

9、时刻其中，数据传输的时刻，即图中标出的“数据 transmit 传输的时刻”，很明显，该时刻是一个时钟和下一个时钟之间交界的地方，对应的不论是上升沿还是下降沿，都与我们前面提到的CPHA数据采样的时刻，的边沿方向所相反。所以，此处的CKE正好与CPHA相反。所以，CKP和CKE所对应的取值的含义为：When CKP = 0:CKE=1 => Data transmitted on rising edge of SCKCKE=0 => Data transmitted on falling edge of SCKWhen CKP = 1:CKE=1 => Data transm

10、itted on falling edge of SCKCKE=0 => Data transmitted on rising edge of SCK【如何看懂和记忆CPO!和CPHA所以，关于在其他地方介绍的，看似多么复杂难懂难记忆的CPOL和CPHA其实经过上面解释，就肯容易看懂了：去看时序图，如果起始的始终 SCLK勺电平是0,那么CPOL=0如果是1,那么CPOL=1然后看数据采样时刻，即时序图数据线上的数据那个矩形区域的中间所对应的位置，对应 到上面SCLK寸钟的位置，对应着是第一个边沿或是第二个边沿，即CPHA是 0或1。(对应的是上升沿还是还是下降沿，要根据对应的 CPO的

11、值，才能确定)。即：(1) 如何判断CPOL SCLK勺空闲时候的电压，是0还是1,决定了 CPOL是 0还是1;(2) 如何判断CPHA而数据采样时刻对应着的 SCLK勺电平，是第一个边沿还是第二个边 沿，对应着CPHA为0还是1。SCLK勺极性，相位，边沿之间的内在逻辑关系SCLK空闲时刻电压 低电平CPOL = 0高电平CPOL = 1数据采样时刻，SCLK勺edge是第一个还是第二个第一个边沿CPHA = 0上升沿（开始勺电平是低电压 0，而第一个边沿，只能是从 0 变到 1，即上升沿） 下降沿 第二个边沿CPHA = 1 下降沿 上升沿（开始电平是高电平 1，第二个边沿，肯定是从低电

12、平 0 变到高 电平 1，因为第一个边沿肯定是从高电平 1，变到低电平 0）【软件中如何设置 SPI 勺极性和相位】SPI 分主设备和从设备，两者通过 SPI 协议通讯。而设置 SPI 勺模式， 是从设备勺模式，决定了主设备勺模式 。所以要先去搞懂从设备勺 SPI 是何种模式，然后再将主设备勺 SPI 勺模式，设置和从设备 相同勺模式，即可正常通讯。对于从设备勺 SPI 是什么模式，有两种：（1）固定勺，有 SPI 从设备硬件决定勺SPI 从设备，具体是什么模式，相关勺 datasheet 中会有描述，需要自己去 datasheet 中 找到相关勺描述，即：关于SPI从设备，在空闲的时候，是高

13、电平还是低电平，即决定了CPOL是0还是1;然后再找到关于设备是在上升沿还是下降沿去采样数据，这样就是，在定了 CPOL勺值的前提下，对应着可以推算出 CPHA是 0还是1 了。举例 1 ：CC2500 - Low-Cost Low-Power 2.4 GHz RF Transceiver 的 datasheet 中 SPI 的时序图从图中可以看到，最开始的 SCLK和结束时候的SCLK即空闲时刻的SCLK是低电平，推导 出CPOL=0然后可以看到数据采样的时候，即数据最中间的那一点，对应的是SCLK的第一个边沿，所以 CPHA=（0 此时对应的是上升沿） 。举例 2：SSD1289 - 24

14、0 RGB x 320 TFT LCD Controller Driver 的 datasheet 中提到：“SDI is shifted into 8-bit shift register on every rising edge of SCKin the order of data bit 7, data bit6 data bit 0.”意思是，数据是在上升沿采样，所以可以断定是CPOL=，0 CPHA=，0 或者 CPOL=，1 CPHA=1的模式，但是至于是哪种模式。按理来说，接下来应该再去确定 SCLK空闲时候是高电平还是低电平，用以确定CPOL是 0还是 1，但是 datashe

15、et 中没有提到这点。所以，此处，目前不太确定，是两种模式都支持，还是需要额外找证据却确定CPOL是 0还是 1.（2）可配置的，由软件自己设定 从设备也是一个SPI控制器，4种模式都支持，此时只要自己设置为某种模式即可 然后知道了从设备的模式后，再去将 SPI 主设备的模式，设置为和从设备模式一样，即可。对于如何配置SPI的CPOL和CPHA勺话，不多细说，多数都是直接去写对应的SPI控制器中对应寄存器中的CPOL和CPHA那两位，写0或写1即可。举例：此处遇到的C8051F347中的SPI就是一个SPI的controller 控制器，即支持软件配置CPOL 和CPHA勺值，四种模式都支持，此处C8051F347作为SPI从设备，设置了 CPOL=1 CPHA=0的模式，因此，此处对应主芯片 Blackfin F537中的SPI控制器，作为M