组合逻辑电路习题解答

1、有些题答案错了自我检测题1组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号 无关 。2. 在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为竞争冒险。3. 8线一3线优先编码器74LS148的优先编码顺序是 匚、匚、I5、匚，输出为 丫2 Yi Yo。输入输出均为低电平有效。当输入I7 I6 I5Io为时，输出丫2 Yi Yo为010 <4. 3线一8线译码器74HC138处于译码状态时，当输入 AAA=001时，输出Y7丫0 =_5 实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器6 根据需要选择一路信号送到公共数

2、据线上的电路叫数据选择器。7一位数值比较器，输入信号为两个要比较的一位二进制数，用A、B表示，输出信号为比较结果：Ya> B)、YZ)和Y(AvB)，则Y(A>B)的逻辑表达式为AB。&能完成两个一位二进制数相加，并考虑到低位进位的器件称为全加器 。9 多位加法器采用超前进位的目的是简化电路结构x o (v，x )10. 组合逻辑电路中的冒险是由于 引起的。A.电路未达到最简B.电路有多个输出C.电路中的时延 D.逻辑门类型不同11. 用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先 考虑的A.在输出级加正取样脉冲B .在输入级加正取样脉冲C.在输出级

3、加负取样脉冲D .在输入级加负取样脉冲12. 当二输入与非门输入为 变化时，输出可能有竞争冒险。A. 01 10B . 00 t 10C . 10 t 11D . 11 0113. 译码器74HC138的使能端取值为 时，处于允许译码状态。A. 011 B . 100 C . 101 D . 01014 .数据分配器和有着相同的基本电路结构形式。A.加法器B .编码器 C.数据选择器D .译码器15 .在二进制译码器中,A. 2B . 416 .比较两位二进制数若输入有4位代码，则输出有 个信号。C . 8 D . 16A=AA>和B=BBb当A> B时输出F=1,则F表达式是A

4、.FAj BjB. FAj A。BjB°C.FAj BjAjBj AqB° D . FAj BjAqB°17 .集成4位数值比较器 74LS85级联输入I a< b、I a=b、I a>b分别接001，当输入二个相等的4位数据时，输出Fa<B、Fa=b Fa>B分别为。A. 010 B.001C . 100 D . 01118 .实现两个四位二进制数相乘的组合电路，应有 个输出函数。A. 8 B . 9 C . 10 D . 1119 .设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要个异或门。A. 2 B . 3 CABbC的

5、电路匚1d&123456720 .在图中，能实现函数+5VA CB F(a)ABC74LS138F(c)1 q qCBAA .电路 (a) B电路（b） C（b）图.电路（c）D .都不是1 .分析图所示组合逻辑电路的功能，要求写出与-或逻辑表达式，列出其真值表，并说明电路的逻辑功能。解：COABBGACAB C图S ABC (A B C)COABC (A B C) AB BC ACABC (A B C )AB BC ACABC AAB BC AC BAB BC AC CAB BC ACABC AB BCC BAC AC CAB BAABC ABC ABC A

6、BC真值表ABCSCOABCSCO0000010010001101010101010110010110111111电路功能：一位全加器，A、B为两个加数，C为来自低位的进位（似乎错了）相加的和，CO是进位。2 已知逻辑电路如图所示，试分析其逻辑功能。ABC图解:Pl(1)逻辑表达式ABC，P2丽1BABC， P3A片 AABC， P4CP CABCFP2P3P4B ABCA ABC C ABCBABC AABCC ABCABC (AB C)(A BC)(AB C)A BCABC ABC ABCABC AB C(2)真值表ABCFABCF0 0 001 0 010 0 111 0 110 1 0

7、11 1 010 1 111 1 10(3)功能从真值表看出，AB(=OOO或ABCI11时，F=0,而A B C取值不完全相同时，F=1。 故这种电路称为“不一致”电路。3试用与非门设计一组合逻辑电路，其输入为3位二进制数，当输入中有奇数个1时输出为1，否则输出为0。解：(1)真值表ABCFABCF0 0 001 0 010 0 111 0 100 1 011 1 000 1 101 1 11(2)F ABC ABC ABC ABC ABC ABC ABC ABC (无法用卡诺图化简)(3)逻辑图4. 4位无符号二进制数 A （ A3AA1A）,请设计一个组合逻辑电路实现：当0< Av

8、 8或12< Av 15时，F输出1，否则，F输出0。解：（1 ）真值表：F A3 A2 A1 A2 AoA3A1A2Ao如果要求用与非门实现，则:FA3A2 A1A2 AoA3 A2 A1 AoA3A2 A1 AoA3 A2 A1 Ao逻辑图:AAA1AFAA2A1AFoooo11ooooooo111oo1ooo1o11o1oooo1111o11oo1oo111oo1o1o1111o11o11o1111o1o11111111o（2）表达式（3）电路图AiAoA2A5 约翰和简妮夫妇有两个孩子乔和苏，全家外出吃饭一般要么去汉堡店，要么去 炸鸡店。每次出去吃饭前，全家要表决以决定去哪家餐厅

9、。表决的规则是如果约翰和简 妮都同意，或多数同意吃炸鸡，则他们去炸鸡店，否则就去汉堡店。试设计一组合逻辑 电路实现上述表决电路。解：（1）逻辑定义：A B C D分别代表约翰、简妮、乔和苏。F=1表示去炸鸡店,F=0表示去汉堡店。（2）真值表ABCDFABCDF00000100000001010010001001010000110101110100011001010101101101100111010111111111（3）用卡诺图化简（4）逻辑图000000000G11)00001111000 01 11 10FF=ABACDBCD6试设计一个全减器组合逻辑电路。全减器是可以计算三个数X、Y

10、、BI的差，即D=X-Y-CI。当Xv Y+BI时，借位输出 BO置位。解：设被减数为X,减数为Y,从低位来的借位为 BI，则1位全减器的真值表如图 （a） 所示，其中D为全减差，BO为向高位发出的借位输出。（1）真值表XYBIDBOXYBIDBO0000010010001111010001011110000110111111由卡诺图得D X Y BIBO YBI X BI XY电路图=1=1BI=1&&BO7 设计组合逻辑电路，将 4位无符号二进制数转换成格雷码。 解：（1）列出4位二进制码t 4位格雷码的转换真值表，如表所示。输入输岀输入输岀B3BB1BGGGGBB2B1B

11、GGGG00000000100011000001000110011101001000111010111100110010101111100100011011001010010101111101101101100101111010010111010011111000(2) 根据真值表分别画出输出变量 G3, G, G, G0的卡诺图，如图所示。化简后，得B2， G1BoG3B3， G 2B3B2B1 ， G0 B1G000100010101010U0J10111000 01 11(3) 由逻辑表达式得电路实现，如图所示。B3B2B0B0G3G2G0G0&请用最少器件设计一个健身房照明灯的

12、控制电路，该健身房有东门、南门、西门， 在各个门旁装有一个开关，每个开关都能独立控制灯的亮暗，控制电路具有以下功能：(1 )某一门开关接通，灯即亮，开关断，灯暗；(2)当某一门开关接通，灯亮，接着接通另一门开关，则灯暗；(3 )当三个门开关都接通时，灯亮。解：设东门开关为 A，南门开关为 B,西门开关为 Q开关闭合为1,开关断开为0。 灯为乙等暗为0,灯亮为1。根据题意列真值表如下：ABCZABCZ0 0 001 0 010 0 111 0 100 1 011 1 000 1 101 1 11(2)画出卡诺图如图所示。Z . bc0©00©000000 01 11 10AB

13、ZC(3)根据卡诺图，可得到该逻辑电路的函数表达式:Z ABC ABC ABC ABC ABC(3)根据逻辑函数表达式，可画出逻辑电路图如图所示。9.设计一个能被 2或3整除的逻辑电路，其中被除数A、B C D是8421BCD编码。规定能整除时，输出 L为高电平，否则，输出 L为低电平。要求用最少的与非门实现。(设0能被任何数整除)解：(1)真值表ABCDLABCDL00001100010001010011001011010X001111011X010011100X010101101X011011110X011101111X(2)用卡诺图化简0001111000订0I1卩01100111厂XX

14、XX10jj1(XABCDLABCDABCDA BCD(3)逻辑图10.如图所示为一工业用水容器示意图，图中虚线表示水位，A、B C电极被水浸没时会有高电平信号输出，试用与非门构成的电路来实现下述控制作用：水面在A、B间，为正常状态，亮绿灯 G;水面在B、C间或在A以上为异常状态，点亮黄灯 Y;面在C以下为 危险状态，点亮红灯 R。要求写出设计过程。000cXX0X1AB00 01 11 10G ABY BC A BC ARC&L 一&Ep-&0r1&1_1 &| & IbDABCGYR解：(1)真值表ABCGYRABCGYR0 0 00 0 1

15、1 0 0XXX0 0 10 1 01 0 1XXX0 1 0XXX1 1 0XXX0 1 11 0 01 1 10 1 0(2)卡诺图化简(3)逻辑图11 试用卡诺图法判断逻辑函数式Y (代 B, C, D =E m( 0,1, 4, 5, 12, 13, 14, 15)是否存在逻辑险象，若有，则采用增加冗余项的方法消除，并用与非门构成相应的电 路。解：卡诺图如图(a)所示。 最简逻辑函数式为：Y AC AB此函数存在逻辑险象。只要如图所示增加冗余项BC即可，逻辑式变为:Y ACAB BCAC Ab bC用与非门构成的相应电路如图(b)所示。(a)(b)L212.已知 Y(A B,C,D)m

16、(0,3,7,8,9,10,11,12,13)d(1,2,14)，求Y的无竞争冒险的最简与-或式。解：卡诺图如图所示:Y AC B D ACDABC上式中ABC为冗余项，以消除竞争冒险。13.某一组合电路如图所示，输入变量( A, B, D)的取值不可能发生(0, 1, 0)的 输入组合。分析它的竞争冒险现象，如存在，则用最简单的电路改动来消除之。ABCDF解：解法1从逻辑图得到以下表达式:F ABC BC D AC根据表达式得到卡诺图:但由于从卡诺图可见，包围圈有两处相切，因此存在竞争冒险现象。可以通过相切点位置增加一个乘积项，得 F ABC BCD AC ACD ABD进一步分析，当 AC

17、D0OO时,生（0，1，0）的输入组合，因此，当F B B，由于输入变量（A，B, D的取值不可能发ACD000时，B必然为0，不会产生竞争冒险。因此,AC D这一项不需要增加，只需要增加AB D。电路图为:解法二：如果逻辑表达式在某种取值下，出现F A A、F B B、F C C、FDD，就有可能出现竞争冒险。根据逻辑表达式F ABC BC D AC， F A A和F D D不会出现。当A=C=D=0，出现F B B，但由于输入变量（A，B，D的取值不可能发生（0, 1，0）的输入组合，因此，当 ACD000时，B必然为0，因此也不会产生竞争冒险。只有当A=B=1, D=0,出现F C C，

18、存在竞争冒险问题， 加冗余项ABD可消除竞争 冒险。14. 电路如图所示，图中 均为2线一4线译码器。（1） 欲分别使译码器 姬处于工作状态，对应的 C、D应输入何种状态（填表）；（2）试分析当译码器工作时，请对应 A B的状态写出 石Y3的状态（填表）；（3）说明图的逻辑功能。表表Y0 Y1 不 Y3Y0 Y1 史 Y3Y0 Y1 监 Y3Y0 Y1 乓 Y43CDA B处于工作状态的译码器c、D应输入的状态CD00011011解:ABY0Y1Y2Y3000111011011101101111110逻辑功能：由74LS139构成的4线一16线译码器15. 图所示电路是由3线-8线译码器74H

19、C138及门电路构成的地址译码电路。试列出此译码电路每个输出对应的地址，要求输入地址AAAAAAAAo用十六进制表示。A3A4A5A6A7A 0Y0A1Y1A 2Y2Y3E1Y4E2Y5Y6E3Y7> 1图Ao Ai A 解:由图可见，74HC138的功能扩展输入端必须满足E1= 1、E2 E3 0才能正常译码,因此 Ei = Ab= 1 ; E2 A4A5，即 A = 1, A5= 1 ； E3 A6 A7 0，即 Ae= 0,A = 0。所以,该地址译码器的译码地址范围为AAAA4AA2A1 A>= 00111 AeAAo= 0011100000111111 ,用十六进制表示即

20、为38H3FH）输入、输出真值表如表1所示。表1地址译码器的真值表LC A0¥0BA1¥1AA2Y2Y3Y41E1Y50cE2Y60cE3丫7图解：由图（a）写出逻辑函数并化简，得L 丫0丫2丫4丫6 丫0 丫2 丫4 YeABC AbC ABC ABC C17 试用一片3线-8线译码器74HC138和最少的门电路设计一个奇偶校验器，要求当输入变量ABCD有偶数个1时输出为1,否则为0。（ ABC为0000时视作偶数个1）。解：F ABC D aBcD ABCD ABCD AB Cd ABCD ABC D ABCDABC d Abcd abcd abcd ABcd Abcd

21、 aBCd abcd（ABC ABC ABC ABC） D （ABC ABC ABC ABC） D(ABC ABC ABC ABC) D (ABC ABC ABC ABC) D(ABC ABC ABC ABC D(ABC ABC ABC ABC) D连接图74LS138CBA100F18 .用一个8线-3线优先编码器74HC148和一个3线-8线译码器74HC138实现3位格 雷码f 3位二进制的转换。解：根据下表可得到连线图：G2GGY1RBB000m°77000001m176001011m3f010010m2f011110m6f100111m7f101101m5f110100m4

22、f11119.解:G。A0丫0G1A1丫1G2A2丫2丫3丫4+5VE1丫5E2丫6'_CE3丫774LS138IoIiI2I3I41516I7根据图所示4选1数据选择器,Z AB ABC AB ABC BEOGSYo74LS14丫2ElBoBiB2写出输出AC ACZ的最简与-或表达式。由4选1数据选择器和门电路构成的组合逻辑电路如图所示，试写出输出 简逻辑函数表达式。20.E的最解: E A BCD AbCD ABCD ABC DAC CDZ图21 由4选1数据选择器构成的组合逻辑电路如图所示，请画出在图所示输入信号作 用下，L的输出波形。L1C cABCLL的逻A0A174LS1

23、51A2E D0 D1 D2 D3 D4 D5 D6 D7II.1faJTLTLTLrik|aib解：4选1数据选择器的逻辑表达式为:YAi Ao D oA Ao D1Ai Aq D?A A。D 3将 Ai=A, A)=B, D0=1 , D=C, D 2 C , D3=C 代入得Y AB ABC ABC ABC ABC ABC ABC ABC ABC根据表达式可画出波形图:II111A_njUirbbrrr 111B_Urn 门 c i I _i!丨 1 . i i 1 L i _i _I _i22.已知用8选1数据选择器74LS151构成的逻辑电路如图所示，请写出输出 辑函数表达式，并将它

24、化成最简与 -或表达式。1解：（1）写出逻辑函数表达式:L ABC ABC ABC ABC ABC(2)用卡诺图化简0L BC00100卩-丄00J10101 11L C AB23 .用一个8选1数据选择器74LS151和非门实现:解:C)(A CBF)(BC AD)(AC B F)AC BFBCADACB F)m4 F m6 F m7m3 D m7 Dm2 m0F m2 F)E (A BY E(ABCE(m1 m4E(m0F m1 m2m3 D m4m6 Fmi7)CBAE AoA1A2YLAY Y74LS151E Do D1 D2 D3 D4 D5 D6 D724 .图所示是用二个 P、Q

25、之间的逻辑函数式。14选1数据选择器组成的逻辑电路，试写出输出Z与输入M NZ0 Q P M N图解；Z ( NMQ niMq)P ( N Mq nmq)PNMQP NMQP N MQP NMQPNQP N QP25.用二个4选1数据选择器实现函数 L,允许使用反相器。LE ABC DE A BCDE ABC DE ABDEF BCE解：LE AbCDE ABCDE ABCDE ABDEF BCEBE BE BE (ACD ACD ACD ADF) BECBE BE( ADC ADC ADC ADF) BE BEC 电路图AYYDA0EA0AA14 选 1MUXBA14 选 1MUXE D0

26、D1 D2 D3LE D0D1 D2D3L1CC C C F26 个组合逻辑电路有两个控制信号Ci和C2,要求:(1) C2G=00 时，F A B(2) GC=01 时，F AB(3) C2C=10 时，FAB(4) C2C=11 时，F AB试设计符合上述要求的逻辑电路(器件不限) 解：方法一：真值表t卡诺图化简t逻辑图 真值表卡诺图化简0000Pl(1VJ0u0000000001111000 01 11 10F C2C1 A C2 AB C?AB C2C1 AB C2C1 AB逻辑图BC2C1AABC1C2方法二：利用数据选择器和少量门电路实现FCiC227.试用4选1数据选择器74LS

27、153 ( 1/2 )和最少量的与非门实现逻辑函数F ACCDBC D。解:FAC CDBC DAC(D D) CDBC DA BAC D ACD CD BC DAB CD ACD CD CD 0令 A=C, A)=D, D0 AB , D1A , D2=1, D3=0连线图:FDCA BA28. P ( PPF0)和Q(QQQ)为两个三位无符号二进制数，试用一个74LS138和一个74LS151和尽可能少的门电路设计如下组合电路：当F=Q时输出F=1 ,否则F=0。解：F29 试用8选1数据选择器74LS151实现逻辑函数 L=AB+AC解：L AB AC ABC ABC ABC ABC m

28、7 m6 m530.用8选1数据选择器74LS151设计一个组合电路。该电路有 3个输入A B C和 一个工作模式控制变量 M当M=0时，电路实现“意见一致”功能（ 代B, C状态一致时 输出为1，否则输出为0），而M=1时，电路实现“多数表决”功能，即输出与 A, B, C中 多数的状态一致。解:MABCF0 0 0 010 0 0 100 0 1000 0 1100 10 000 10 100 11000 1111MABCF10 0 0010 0 1010 10010 111110 00110 111110111111F M ABC M ABC M ABC MA BC MAB C MABC

29、 MABC ABC M ABC MABC MAB C74LS85 (片 0)74LS85 (片 1)74LS85 (片 2)电路图F31.已知8选1数据选择器74LS151芯片的选择输入端 A的引脚折断，无法输入信号， 但芯片内部功能完好。 试问如何利用它来实现函数 F( A B, C) =E %1,2,4,7)。要求写出实 现过程，画出逻辑图。解：对于LSTTL集成芯片，某个输入引脚折断后该脚悬空，相当于输入高电平1 o74LS151的高位地址端 A折断后，输出不再响应 DO, D, D, D3输入，8选1数据选择器只相当于一 个4选1，此时地址输入为 AAo,数据输入为D4, D5, D6

30、, D,输出Y等于Y A2 A1 AoD 4 A2 A1 Ao D5 A2 A1 A0D6 A2 A1 AoD 7A1 Ao D4 A1 Ao D5 A1 AoD6 A1 AoD7 与函数F相比较F(A,B,C) m(1,2,4,7)ABC ABC ABC ABC不难看出，只要令 AB为地址，则C4= C, Db= C , D= C , O= Co逻辑图如图所示。解:AoA1A2E Do74LS151E Do D1 D2 D3 D4 D5 D6 D7II I I II I CCD1 D2 D3 D4 D5 D6 D7图题的电路实现32 .用三片四位数值比较器74LS85实现两个12位二进制数比

31、较。W3V3B3W2V2WiViWoVoB2A 1BiA oBoY(A > B) 丫 ( A=B)Y(Av B)W7A3V7B3W6A2V6B2、,W5Ay(A > B)V5Bi丫(A=B)W 4AoV4BoY (A V B)I (A> B)1 ( A = B)I (AV B )WiiViiWiovioW9V9W8V83 3 2 2 1 ABABAI ( A> B)I ( A = B)I ( AV B)丫 (A > B)丫(A=B)丫 (A V B)1 ( A > B)I ( A=B)I ( A V B)W> VW=VWv VWo-J-'Vo

32、-'1WW2W3'W4'Vi一V2V3V4AoAiA2A3Bo BiB2B3I (A >B)I (A=B)I(AVB)(A >B )(A=B )(A VB )W> VW=VWV V33用一片4位数值比较器74HC85和适量的门电路实现两个5位数值的比较。解：高4位加到比较器数值输入端，最低位产生级联输入。W V oI (A> BI (AV BI (A=Bo ooo1o 1o1o1 o1oo1 1oo11 (A> B)Wo Vo , I (A V B)WoVo , I (A=B =WO V034 用两个四位加法器 74283和适量门电路设计三个 4位二进制数相加电路。解：三个4位二进制数相加，其和应为6位。基本电路如图所示。 两个加法器产生的进 位通过一定的逻辑生成和的高两位。COCOS5S4ooooo1o11oo1111oS4 COi CO2 , S5 COi CO2X。一A0X1 一A1X2A2S0X3A3S1丫0B0S2丫1 -B1S3丫2 B2Y3 B3ConCI0A oAiA2SoA 3SiB0S2BiS3B2B3CoCIo505152S3Co2CoiCO2S5S435. A、B为4位无符号二进制数（BM 0）,用一个74LS283、非门和一个其它类型门电 路实现：当A=(