基于FPGA的帧转移面阵CCD驱动电路设计

1、基于FPGA的帧转移面阵CCD驱动电路设计程鹏飞,顾明剑,王模昌(中科院上海技术物理研究所,上海 200083摘要:针对e2v公司的CCD67 Back Illuminated NIMO型CCD,对其驱动能力进行详细的分析;选用LM117T和LM317T设计CCD所需的偏置电压;DS0026来完成设计CCD驱动器;Altera公司的可编程逻辑器件EPF10K30RI240-4来设计CCD的驱动时序。实验结果表明,设计的CCD驱动电路可以满足CCD 的各项驱动要求。关键词:驱动电路;偏置电压;CCD驱动器;现场可编程门阵列(FPGA中图分类号:文献标识码:A 文章编号:1001-8891(200

2、609-0519-04A Design of Array CCD of Frame Transfer Driving Circuit Based on FPGA TechniqueCHENG Peng-fei,GU Ming-jian,WANG Mo-chang(Shanghai Institute of Thechnical Physics, Chinese Academy of Sciences, Shanghai 200083,ChinaAbstract:According to CCD67 Back Illuminated NIMO produced by e2v company, t

3、he driving capability of CCD was detailed analyzed. Bias voltages of CCD are designed by LM117T and LM317T; CCD drivers are designed with DS0026; the programmable logical device of the EPF10K30RI240-4 of Company Altera isused for the design of CCD driving time order . Experiments show that the desig

4、n of CCD driving circuit can meet every demand of CCD.KeyWords:driving circuit;bias voltage;CCD driver;FPGA引言近几十年来, 随着航天技术的发展,CCD相机在高精度测量、空间遥感和对地观测等领域,得到了广泛的应用。而CCD器件正常工作时需要驱动脉冲信号多达十几路,且各驱动脉冲信号之间要保持严格的逻辑与相位关系,特别是各信号的边沿时序关系对其工作状态至关重要。而驱动电路就是为CCD提供其所需的时序逻辑和相关的电压信号,它的性能直接影响CCD输出信号的质量,所以在系统研制过程中,驱动电路的研制

5、就显得十分的重要1。CCD的驱动电路主要由偏置电压产生电路、驱动器电路和驱动时序产生电路组成。CCD芯片驱动时序的产生方法多种多样,具体的时序由于具体型号CCD 的时序要求的不同而不同。几种常用的CCD驱动时序产生方法包括:直接数字电路驱动方法、单片机驱动方法、EPROM驱动方法、可编程逻辑器件方法等。收稿日期:2006-07-03作者简介:程鹏飞,男,(1981-现在中国科学院上海技术物理研究所电路与系统专业攻读硕士学位。从事研究:CCD与CMOS探测器的驱动电路设计,信号处理与时序控制。直接数字电路驱动方法的特点是可以获得高速的驱动频率,缺点是逻辑设计比较复杂,调试较为困难;单片机驱动方法

6、的特点是时序调节灵活方便、编程简单,但通常具有驱动频率较低的缺点,不能满足高速CCD驱动时序的要求;EPROM驱动方法结构简单明确,调试简便,缺点是结构尺寸较大。FPGA是第四代可编程逻辑器件,它将定制ASIC的高集成度、高性能的优点与用户可编程器件的方便灵活的特点结合在一起,从而避免了用定制ASIC的高成本、高风险、长设计周期和可编程器件密度低的缺点。本系统采用FPGA 进行逻辑电路的设计,用硬件描述语言Verilog HDL作为逻辑设计语言。1 CCD67 Back Illuminated NIMO简介CCD67 Back Illuminated NIMO是e2v公司生产的低噪声背照式的帧

7、转移面阵CCD,双通道输出,其主要的性能参数如下:最大读出频率. . . . . . . . . . 5 MHz输出响应率. . . . . . . . . . 1.5 mV/e-峰值信号. . . . . . . . . . . 600 k e-/pixel光谱范围. . . . . . . . 2001100 nmTN215519520 读出噪声 (1MHz . . . . . 12 e-rms感光区像素. . . . . . 268(H×264(V有效像素. . . . . . . . . 256(H×256(V存储区像素. . . . . . . . . . . 2

8、68(H×264(V 动态范围. . . . . . . . . . . . . . . 150000:12 CCD驱动能力需求分析2驱动电路的驱动能力包含三个方面的因素:1、像元光积分时间的驱动能力;2、时钟加载的驱动能力;3、电荷转移所需要的驱动能力。光积分驱动电流可用下式近似表达:I0=n×m×q/T(1 式中:n表示CCD探测器的势阱可容纳的最大电子数,m为驱动电路需要驱动的像元数,q是电子电量, T是CCD的积分时间。势阱容量越大,面阵越大,帧频越高,要求驱动电路的驱动能力越高。假设CCD驱动电路提供双极性栅极电压,电压值分别为+V H和-V L,驱动脉

9、冲为理想的梯形脉冲,上升时间和下降时间均为t r;每个像元的等效分布电容为C,则时钟加载所需要的驱动需要的驱动电流为:I c=(V H+V L×m×C/t r(2除了上面分析的两种驱动电流外,还有电荷转移过程中,势阱耦合所需要的驱动电流。帧转移频率为f ft,势阱容量为n,CCD驱动脉冲的相数为,则帧转移驱动电流为:I t=n×m×q×f ft×(3综合以上分析,CCD探测器对驱动电路要求最高的是帧转移脉冲,CCD67峰值驱动电流0.3A,平均驱动电流19mA。与驱动电流密切相关的因素是工作频率,在高帧频应用条件下,驱动电路必要有足够

10、的驱动能力。3 CCD偏置电压为了保证CCD67 Back Illuminated NIMO正常工作,共需要8路直流偏置电压信号,各信号的具体要求见表1。分析表1的数据,得出偏置电压如下:+9V(SS, +29V(OD、ABD,+17V(RD,+3V(OG、ABG。则偏置电压电路产生29V, 17V, 9V和3V的直流电压就可以了。由于LM117T是降压电源转换器,即它的输出永远低于输入电压,所以由电源提供的电压必须大于+29V。采用LM117T实现直流偏压+3V 的原理图如图1所示。其余的偏压可用相同的方法产生。表1 CCD67 Back Illuminated NIMO驱动电压和直流偏压T

11、able 1 Driving voltage and DC voltage of CCD67 Back Illuminated NIMO2006年9月 程鹏飞等:基于FPGA 的帧转移面阵CCD 驱动电路设计 Sep. 2006 521图1 直流偏压+3 V 产生原理图 Fig.1 Principle of +3V DC voltage4 CCD 驱动器CCD 一共需要13路时序驱动信号,如表1。其中:(0 V ,+12 V (I 3、I 2、I 1、S 3、S 2、S 1、DG 、R 共8个;(-2 V ,+10 V (R 2L 、R 1L 、R 1、R 2R 、R 1R 共5个;芯片采用了

12、National Semiconductor 公司的DS0026对CCD 进行驱动。National Semiconductor 公司的DS0026芯片是一款常用的高速MOS 驱动器。快速响应特性:1000pF 的交流负载,波形上升下降时间小于20 ns ;20 V 的输出范围;峰值电流1.5 A ,平均电流30 mA ;TTL 兼容;根据散热情况,最高可以响应510 MHz 的驱动时钟2。CCD67驱动时钟频率最高的是像元读出脉冲,其速度约为2 MHz ,峰值驱动电流0.3 A ,平均驱动电流19 mA 。可见,DS0026能满足其驱动能力的要求。图2是DS0026驱动电路基本结构。电阻R1

13、起阻抗匹配作用。DS0026是一个反向驱动器,它的输入逻辑1电压为1.5V ,输出逻辑1为(V -+0.7V ;输入逻辑0为0.6V ,输出逻辑0为(V +-0.8V 。为了满足DS0026反向驱动的要求,在前面加了一个反向器54S04。它除了能将时钟信号反向之外,还和R2, C1对输入时钟进行整形,消除信号的过冲问题。V -没有直接加到DS0026上,而是加在它的后级电路中对其嵌位,这是为了对DS0026输出的脉冲进行交流耦合和滤波,减小信号的抖动和过冲。实践也表明这样的效果要好于DS0026直接输出。DS0026所需要的偏置电压V +为12V (或10V ,V -为0V (或-2V ,这些

14、偏置电压分别由7812,7810,LM137T 来实现。7812/7810是一种能提供固定正向电压的芯片,而LM137T 与LM117T 类似,只不过它提供负向偏置电压。5 CCD 的驱动时序CCD67 Back Illuminated NIMO 需要13路驱动信号:分别是感光区三相驱动信号I1 、I2 、I3;存储区三相驱动信号S1、S2、S3;转移寄存器三相驱动信号(两通道R1L 、R2L 、R1R 、R2R 、R3;复位脉冲信号R ,一个寄存器通道开关控制信号DG 。它的一个工作周期分两个阶段:曝光阶段和帧转移阶段。在曝光阶段,感光区收集光敏元产生的光电荷,同时存储在存储区的上一帧图像电

15、荷被逐行转移到读出寄存器,并被串行读出,供后续电路处理。而在帧转移阶段完成图像电荷从感光区到存储区的转移,同时完成感光区的清空,帧转移操作结束,开始下一帧图像的曝光。CCD67的主要驱动时序的关系如图3所示:图2 DS0026驱动电路基本结构 Fig.2 Basic structure of DS0026 driving circuit2006年9月 Infrared Technology Sep. 2006 522图4 CCD 驱动时序仿真结果Fig.4 Simulation result of driving time order of CCD67图5-1 行转移驱动信号波形Fig.5-1

16、 Wave of frame transfer signal图5-2 像元读出驱动信号和复位信号波形Fig.5-2 Wave of readout signal and reset signalCCD67的帧转移的频率是1 MHz ,由S1、S2、S3控制;像元读出频率为2MHz ,由R1L(R1R、R2L(R2R、R3、R 控制。S3、S2、S1 相位依次相差1/3个周期,占空比都为50%;R3、R2L (R2R 、R1L(R1R相位依次相差1/3个周期,R1L(R1R、R2L(R2R、R3的占空比为50%,R 的占空比为10%3。CCD67 Back Illuminated NIMO 感光

17、区和存储区都是268×264结构,转移一行的时间为1 µs ,读出一个像元的时间为0.5 µs 。从感光区到存储区的像元转移时间(同时也是复位时间T 1=264×1 µs =0.264 ms ,从存储区转移到读出寄存器并且读出一帧的时间T 2=(1 µs +268/2×0.5 µs ×264=17.952 ms ,因此,一帧周期T =T 1+T 2=18.216 ms 。本系统选用的FPGA 是Altera 公司的EPF10K30RI240-4。有30000个逻辑门,1728个宏单元,216个逻辑阵列块;采用硬件描述语言Verilog HDL 进行逻辑设计,用ModelSim 仿真,得到波形如图4。6 结论系统设计完成后,由示波器测试各路输出的驱动信号,所显示的波形与仿真波形一致,如图5,得到令人满意的结果。此CCD 的驱动电路设计能够满足的CCD67的性能要求,可以用来驱动CCD67 Back Illuminated NIMO 。 参考文献1 周慧鑫,王炳健,刘上乾.红外焦平面器件脉冲驱动电路的小型化设计J.红外技术,2002.24(5: 3436. 2 Ste