常用基本数字集成电路应用设计

1、韶关学院课程设计说明书(论文课程设计题目:常用基本数字集成电路应用设计课程:电子技术课程设计学生姓名:罗丽花学号:0910*院系:物理与机电工程学院专业班级:09电子二班指导教师姓名及职称:周永明教授洪远泉实验师起止时间:2011年4 月2011年5 月课程设计评分:(教务处制常用基本数字集成电路应用设计1常用基本数字集成电路概述数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统。根据数字集成电路中包含的门电路或元、器件数量,可将数字集成电路分为小规模集成(SSI电路、中规模集成MSI电路、大规模集成(LSI电路、超大规模集成VLSI电路和特大规模集成(ULSI电路。

2、小规模集成电路包含的门电路在10个以内,或元器件数不超过100个;中规模集成电路包含的门电路在10100个之间,或元器件数在1001000个之间;大规模集成电路包含的门电路在100个以上,或元器件数在1010个之间;超大规模集成电路包含的门电路在1万个以上,或元器件数在1010之间;特大规模集成电路的元器件数在1010之间。2 门电路构成的多谐振荡器的基本原理非门作为一个开关倒相器件,可用以构成各种脉冲波形的产生电路。电路的基本工作原理是利用电容器的充放电,当输入电压达到与非门的阈值电压V T时,门的输出状态即发生变化。因此,电路输出的脉冲波形参数直接取决于电路中阻容元件的数值。2.1不对称多

3、谐振荡器非对称型多谐振荡器的输出波形是不对称的,当用TTL与非门组成时,输出脉冲宽度 t w1=RC, t w2=1.2RC,T=2.2RC调节R和C值,可改变输出信号的振荡频率,通常用改变C实现输出频率的粗调,改变电位器R实现输出频率的细调。 图1 不对称多谐振荡器2.2对称型多谐振荡器电路完全对称,电容器的充放电时间常数相同,故输出为对称的方波。改变R和C的值,可以改变输出震荡频率。非3用于输出波形整形。一般取R1K,当R1=R2=1K,C1=C2=100pf100f时,f可在HzMHz变化。脉冲宽度t w1=t w2=0.7RC,T=1.4RC. 图2对称型多谐振荡器2.3 石英晶体稳频

4、的多谐振荡器当要求多谐振荡器的工作频率稳定性很高时,上述几种多谐振荡器的精度已不能满足要求。为此常用石英晶体作为信号频率的基准。用石英晶体与门电路构成的多谐振荡器常用来为微型计算机等提供时钟信号。图3所示为常用的晶体稳频多谐振荡器。(a、(b为TTL器件组成的晶体振荡电路; (c、(d为CMOS器件组成的晶体振荡电路,一般用于电子标准中,其中晶体的f0=32768Hz. 图3(c中,门1用于振荡,门2用于缓冲整形。R f是反馈电阻,通常在几十兆欧之间选取,一般选取22M。R起稳定振荡作用,通常取十至几百千欧。C1是频率微调电容器,C2用于温度特性校正。 图3 常用的晶体振荡电路3 555定时器

5、构成的多谐振荡器3.1 555定时器555定时器是一种应用方便的中规模集成电路, 广泛用于信号的产生、变换、控制与检测。 图4 555定时器555定时器功能表 3.2用555定时器组成多谐振荡器工作原理:1电路第一暂态,输出为1。电容充电,电路转换到第二暂态,输出为02电路第二暂稳态,电容放电,电路转换到第一暂态。 图5用555定时器组成多谐振荡器的原理图工作波形与振荡频率计算:t PL=R2C1n20.7R2Ct pH = (R 1+R 2C 1n20.7(R 1+R 2C3.3用555定时器组成占空比可的调多谐振荡器t pH = R A C 1n20.7R A C t PL =R B C

6、1n20.7R B C4 门电路多谐振荡器仿真4.1非门电路模型非门电路的模型如图6所示。PL PH 121 1.43(2f t t R R C=+ CCv FR R v V 2 V 1 3 v R AR BO FCR R (.t t f B +=A pL pH4311%(%q 100A+=BA R R R 图6 非门内部电路4.2 不对称多谐振荡器不对称多谐振荡器电路如图7所示。 图7 不对称多谐振荡器不对称多谐振荡器电路的仿真结果: 4.3对称多谐振荡器 图8 对称多谐振荡器对称多谐振荡器电路的仿真结果: 4.4 555振荡器仿真555芯片构成的如图9所示。输出脉冲波的高电平持续时间TW1

7、=0.7(R1+R2C1. 图9 555多谐振荡器555多谐振荡器电路的仿真结果: 5 N进制计数器5.1 74LS161的功能介绍74LS160十进制计数器连线图如图10所示。 图10 74LS160十进制计数器连线图74LS161的功能表如表1所示。由表1可知,74LS161具有以下功能:异步清零当CR(CLR=0时,不管其他输入端的状态如何(包括时钟信号CP,计数器输出将被直接置零，称为异步清零。 同步并行预置数 在 CR =1 的条件下，当 LD (LOAD=0、且有时钟脉冲 CP 的上升沿作用时，D0、D1、 D2、 3 输入端的数据将分别被 Q0Q3 所接收。 D 由于这个置数操作

8、要与 CP 上升沿同步， D0、 且 D1、D2、D3 的数据同时置入计数器，所以称为同步并行置数。 保持 在 CR = LD =1 的条件下,当 ENT=ENP=0,即两个计数使能端中有 0 时,不管有无 CP 脉冲 作用，计数器都将保持原有状态不变(停止计数。需要说明的是，当 ENP=0, ENT=1 时，进 位输出 C 也保持不变；而当 ENT=0 时，不管 ENP 状态如何，进位输出 RCO=0。 计数 当 CR = LD =ENP=ENT=1 时，74LS161 处于计数状态,电路从 0000 状态开始，连续输入 16 个计数脉冲后，电路将从 1111 状态返回到 0000 状态，R

9、CO 端从高电平跳变至低电平。可 以利用 RCO 端输出的高电平或下降沿作为进位输出信号。 表 1 74LS161 的功能表 输入 输出 CP × × CR 0 1 1 1 1 LD × 0 1 1 1 P T D0 D1 D2 D3 × × 0 × 1 × × 1 0 1 × × × 0 Q0 Q1 Q2 Q3 0 0 0 a × × × b × × × c × × × a b c d d &#

10、215; × × × × 保持 保持(C=0 计数 5.2 利用计数器的级联获得大容量 N 进制计数器 用 4 位二进制加法计数器 74LS161 级联成 42 进制计数器。 （1） （42）10=00101010 （2）当计数器记到到 42 时，计数器的状态是：Q3Q2Q1Q0Q3Q2Q1Q0=00101010 11 （3）反馈归零函数是：/CR=/Q1Q3Q1 这时，与非门输出低电平 0，使两片 161 同时被清零，从而实现 42 进制计数。 图 11 两片 74LS161 构成的四十二进制计数器 5.3 仿真电路 由三位的十进制计数器 74LS16

11、0 构成 0999 的计数器，K1 为计数时钟按钮，每按下一 次，产生一个计数时钟，K2 为异步清零时钟。 图 12 0999 的计数器 仿真结果： 12 6 总结 这次的实验我们在洪老师的指导下独立进行查阅资料，设计方案与组织实验等工作， 并写出报告。 这次实验对于提高我们的素质和科学实验能力非常有益， 为以后从事电子电路 方面的设计，研制电子产品打下基础。通过这两个多月的学习，发现了自己的很多不足，自 己知识的很多漏洞， 看到了自己的实践经验还是比较缺乏， 理论联系实际的能力还急需提高。 虽然这只是一次的极简单制作，可是平心而论，也耗费了我们不少的心血，这就让我不 得不佩服专门搞电子技术开发的技术前辈， 才意识到老一辈对我们社会的付出， 为了人们的 生活更美好，他们为我们社会所付出多少心血啊！ 5.参考文献 1. 邓友娥 电子电工技术实验 济南大学出