高压LDMOS 功率器件的研究

1、高压LDMOS功率器件的研究张博 吴玉广(西安电子科技大学微电子所 陕西 西安 710071)摘要：提出了一种适用于高低压电路集成的LDMOS器件结构，采用Double RESURF技术和场板技术，耐压可达700伏。本文借助二维器件模拟软件MEDICI，分析了器件的参数对击穿电压和导通电阻的影响，从而实现了器件的高耐压和低导通电阻的要求。关键词：高压器件；LDMOS；RESURF技术；MEDICI；导通电阻中图分类号：TN432 文献标识码：AResearch for High Voltage LDMOS Power DeviceZhang Bo Wu YuGuang(The microele

2、ctronic Institute of Xidian University Xian 710071 China)Abstract: Using Double RESURF and field-plate technology, an LDMOS device for high/low voltage ICs is proposed .The breakdown voltage can mount to 700V. Effects of device parameters on the breakdown voltage and on-resistance are analyzed by us

3、ing 2D devices simulator MEDICI. Hence, the requirements of high voltage and low on-resistance is achieved.Key words: High voltage device；LDMOS；RESURF Technology；MEDICI；On-Resistance 1 引言随着高压功率集成电路在电机驱动、工业控制、汽车电子、开关电源等方面的广泛使用，高压功率器件以及高低压兼容工艺的设计也成为国内目前研究的热门课题。高压MOS器件具有横向和纵向之分，横向器件的漏、源、栅极都在芯片表面，易于通过内部

4、连接与其它电路相集成，因而在高压功率集成电路中较为常用。本文采用横向双扩散MOS结构（LDMOS），它具有理想的开关特性和良好的安全工作区，并且制造工艺简单，成本低，容易与低压CMOS工艺兼容。LDMOS的设计，主要围绕高耐压和低导通电阻的设计指标，采用各种弱化表面电场的技术。2 高压LDMOS器件结构由于PN结在表面的曲率影响，使表面电场常常大于体内的最大电场，在高压下器件易于在表面发生击穿。为此，设计中，不但材料参数，结构参数等要选择在给定电压下不发生击穿，而且还要采取一些特殊结构，弱化表面最大电场。图1 高压LDMOS器件结构图示RESURF技术是提高器件击穿电压常用的技术之一。它是在轻

5、掺杂的外延层上制作器件，在器件达到击穿电压前漂移区全部耗尽，表面电场分布更加平担，使击穿点从表面转移到体内。因此必须正确设计外延层的杂质浓度Nepi和tepi。根据Parpia-Salama分析模型，他们推出了Nepi与tepi的关系及经验公式： 4tepi=(BV20siNsub)1/2 （1） qNepi(Nsub+Nepi)其中，BV是衬底/外延结的击穿电压。考虑到击穿点转移到体内，在计算时近似地认为BV为器件的耐压。本文的研究以N-LDMOS为例，器件的结构图如图1所示。采用Double RESURF技术能在保证器件高的击穿电压的前提下可获得比常规RESURF结构较小的比导通电阻。它是

6、在单个RESURF结构的外延层上引入导电类型相反的P降场层（p-top），可以有效地降低器件源端和漏端的表面电场。与普通RESURF类似，它要求在器件达到击穿前外延层和P降场层都全部耗尽。因此设计好P降场层的各个结构参数也成为本文研究的重点。在该结构中，还采用了场板技术，从而进一步降低栅和漏端的电场，使器件表面电场趋于均匀。其中在P阱中做了P+，目的是使沟道下部与源极相连，接到同一电位上。3 器件耐压的二维仿真模拟及分析本文借助二维数值器件模拟软件MEDICI对所设计的器件进行模拟仿真。由于雪崩击穿是器件反向击穿的主要机理，雪崩击穿的条件为：xd0dx=1 （2）5其中，xd为耗尽区宽度，为载

7、流子的碰撞电离率，左式为碰撞电离积分。因此，在仿真中，我们通过MEDICI软件的IONIZATI参数计算电离积分来作为判断器件是否击穿的依据。从提高衬底和外延结击穿电压的角度看，外延层浓度应尽量取的较小，但是浓度越小，器件的导通电阻就会越大。衬底浓度也应尽量取的较小，但浓度过底不易制备，成本过高，而且电路极易发生闩锁效应。因此在设计中，取Nepi=1×10cm，Nsub=1×10cm，通过式（1）的计算和MEDICI初步仿真，得到外延层厚度tepi的优化值为14µm。漂移区长度是影响器件特性的主要因素之一。当漂移区长度较短时，器件的纵向耐压大于横向耐压，此时器件的

8、击穿电压由横向耐压决定，漂移区长度越长，横向耐压越高，因此器件的击穿电压随着漂移区长度的增加而增加；当漂移区长度大到器件的横向耐压大于器件的纵向耐压时，器件的耐压由纵向耐压来决定，此时击穿电压就变得与漂移区长度无关了。考虑到漂移区长度的增加会带来器件导通电阻的增大，根据经验公式Ld=0.024BV和优化仿真，因此在本设计中，取漂移区长度为60µm。N外延层和P降场层的电荷平衡时才可以满足RESURF原理，需要优化设计P降场层的浓度。P降场层浓度与击穿电压的关系如图2所示。 1.2153143µm1图2 P降场层浓度对击穿电压的影响由于P降场层靠近源端一侧的P层/N外延结电场

9、与主结（N外延/P阱结）的电场相反（见图1），可有效地降低主结的尖峰电场。若其浓度过低时，降场层对主结尖峰电场削弱作用不强，使得器件过早地在主结处击穿，此时器件的表面电场如图3所示；反之若其浓度过高，则降场层漏端的尖峰电场首先达到临界电场，又使得器件在该处过早击穿，表面电场如图4所示。因此只有浓度达到优值时，电场分布较为均匀，器件的耐压达到最大值，此时器件表面电场如图5所示。取其浓度的优值为1.9E16cm-3。图3 P-top浓度过低时表面电场图4 P-top浓度过高时表面电场图5 P-top浓度优化时表面电场P降场层位于栅极场板下方，漏端接反向高压时，降场层全部耗尽，会在栅场板下方引入负电

10、荷，从而降低了栅场板末端的尖端电场，提高击穿电压。P降场层的长度也是影响器件击穿电压的重要因素之一。若P降场层过短会很容易耗尽，器件将在靠近源端一侧过早的击穿，导致击穿电压较低；若该层过长则不容易耗尽，器件会过早地在靠近漏端一侧击穿，也会降低击穿电压。因此该层的长度也存在一个优值，设计中取优化的P降场层长度为31µm。4 器件导通电阻的分析击穿电压和导通电阻的折衷是设计功率器件的关键，在保证高的耐压的情况下要求器件导通电阻尽可能小。LDMOS的导通电阻主要由沟道电阻和漂移区电阻组成，在漏端电压很低时，沟道电阻很小，漏源间的电阻近似为漂移区电阻。因此我们主要研究如何降低漂移区的电阻。漂

11、移区浓度越高，载流子浓度越高，因此导通电阻就越小，正向电流越大。漂移区长度越长，载流子经过的通道越长，其导通电阻就越大。漂移区厚度越大，其电阻的横截面积越大，导通电阻就越小。P降场层结深越大，由漏到源的电流通道就越窄，从而导致导通电阻的增大。采用双RESURF结构，击穿时P降场层和外延层都全部耗尽，因此其N外延层中积分电荷增加为普通RESURF时的两倍，同时采用场板技术，使得在相同耐压下可以降低漂移区浓度，增大外延层厚度，减小漂移区的长度，从而有效地降低器件导通电阻。对器件导通电阻的设计同时要考虑到对器件击穿电压的影响以及尽量减小芯片面积，因此选取Nepi=1×15cm，漂移区长度为

12、60µm，外延层厚度为14µm，P降场层结深为2µm。栅场板长度为10µm，漏端金属场板长度为1.5µm。当漏压较小时，I-V特性曲线呈现线性区，由此计算器件的比导通电阻为：31Ron=1×108×L×Vd cm2 （2） Id5其中L为器件横向长度。取漏电压Vd=1V，对应的Id=0.25×10A/µm，根据式（2）可得该器件的比导通电阻约为274m cm5 工艺及版图设计考虑采用与低压集成电路工艺相兼容的CMOS工艺，即在P型衬底上使用N型外延，N管直接做在外延上，P管则为在外延上先做一个阱

13、，再将P管做在阱中。低压部分的电路也做在外延层上，P型杂质注入经高温扩散后形成P+隔离区，与N外延形成PN结对通隔离，使得各类器件可工作在不同的隔离岛内，实现高低压的兼容。PN结隔离也使得不同的隔离岛内的器件或电路可以工作的不同的电源电压下，降低了功耗。在版图上，为防止结边缘漏电一般采用跑道型结构。将器件相对高压的部分置于器件中央，对于N-LDMOS，将漏端置于中央，对于P-LDMOS，则将源端置于中央，可以防止器件最外圈与衬底隔离沟道之间的强电场出现。6 总结本文作者创新点在于，第一，通过MEDICI对击穿电压与导通电阻分析，充分地考虑到高耐压与低导通电阻的要求，不仅通过各种结终端技术弱化了

14、表面电场，使击穿电压达到700V，而且保证了较低的导通电阻，从而可以有效地降低功耗。第二，本文所设计的结构采用的工艺可以与常规低压集成电路工艺很好地兼容，并且工艺简单，从而实现高低压电路的集成。参考文献1 陈星弼. 功率MOSFET与高压集成电路. 南京：东南大学出版社 19902 陈星弼、唐茂成. 晶体管原理与设计. 成都：成都电讯工程学院出版社 1987 23 韩雁. 高压BCD集成电路中高压功率器件的设计研究J. 固体电子学研究与进展，2002 22(3):305-3084 PARPLA. Optimization of RESURF LDMOS Transistors: an anal

15、ytical approach. IEEE TRANS ED.Vol 37,1990:789-7955 MEDICI Two-Dimensional Device Simulation Program Users Manual, Version4.1 Avant! Corporation, July 1998.6 关彦青，程东方. 用TCAD进行IC新工艺的开发J. 微计算机信息，2006，10-1：131-133 作者简介：张博（1983-），女，汉，西安电子科技大学微电子学硕士研究生，研究方向是ASIC设计和功率电子。吴玉广（1947-），男，西安电子科技大学微电子学院硕士生导师，主要从事ASIC设计和功率集成电路设计的研究。Biography: Zhang Bo is currently pursuing the M.S degree at Microelectron