奇偶校验电路设计

1、奇偶校验电路设计实验目的1. 熟悉 QuartusII 的使用；2. 学习在 QuartusII 中；3. 学习原理图方式自定义元件的输入，封装，调用；4. 掌握奇偶校验原理；5. 学会使用现成的芯片搭建目标电路。实验内容和原理实验内容：（ 1 ）在 QuartusII 环境下以原理图方式建立顶层文件工程。利用多个74386芯片搭建一个奇偶校验电路。74386提供四个2输入异或门（ 2）建立仿真文件，观察输出结果。实验原理：奇偶校验码是最简单的数据校验码，其码距为2，可以检测出一位错误，但无法指出错误的位置。具体校验实现方法为将有效信息位和校验位读入，判断其 1 的个数是奇数个还是偶数个，在奇

2、校验的情况下正常情况下个数应该为奇数个，偶校验正常情况下应该是偶数个。校验码的生成：对于奇校验，判断有效信息位1 的个数， 若为偶数则校验位为1，奇数则校验位为0；偶校验反之。具体实现的逻辑表达式如下：偶形成=瓦孰色“幽幽®。曲艮奇形成二丽西西仄画画豆乐丽 雕眦翡。融泄4叫M岫觎叫叫 育槛蹦=三、实验设计原理图以及综合结果记录逻辑单元Le的消耗情况等。原理图如下：偶校验 奇校验D7 D6D5D4 D3 D 2 DiDoD 校经过设计后用74386实现的原理图如下:综合结果如下图所示:Flow StatusQuartus II Versa oaRevision WarneTop-lev

3、el Entity WamwFamilytiming requirementsLogic utilizationCombin&tidn&l ALUTsDedicated logic registersTotal registarsTotal pinsTotsl virtuil pinsTotal block memory bitsDSF block 9f it elementsTotal FLLsTotl DLLsDeviceTiming ModelsSuccessful - St Jg 07 W：33：40 20149 0 Build 132 C2/25/2009 SJ Pu

4、ll Version TestlTstlStrati* IIYes< 1 %3 / 12,480 ( < 1 % )Q / IE, 48。( 0 % )G13 / 343 14%)00 / 413 328 ( 0 % )0 / 9B (0第)0/5 ( 0 % )0 / Z (OK) EP2S15F484C3Final四、仿真波形图画出波形图以及波形图中仿真信号的说明并分析结果（实验现象结论）仿真波形图如下所示：位为0,偶校验位为1,奇校验错误为0,偶校验错误为1 (即有错)。同理其他测试分别测试了信息位为奇数个 1,校验位为1、信息位为偶数个1,校验位为1、信息位为偶数个1,校验位为0的情况，图中波形的测试完全符合预期要求。五、实验中遇到的问题和解决方法。在实验中遇到的主要问题：(1)操作不熟悉导找不到部分功能元件(2)由于连线有误，在仿真时结果出现错误。解决方法:(1)