基于高性能DSP的软件无线电平台设计

1、基于高性能dsp的软件无线电平台设计 随着微技术的迅速进展，可编程芯片的处理能力也在不断加强，尤其是芯片正在朝着高速，多命令并行执行的方向进展。dsp处理能力的增加，使得本来运算量很大的算法可以用软件的方式迅速实现。因为软件处理的灵便性，这给整体的体系结构带来了深刻的变幻。 软件无线电是指一种基于可编程的，具有一定灵便性的高速信号处理平台。处理平台上的设备都可以举行重新配置，将通用化、模块化、标准化的算法单元用软件方式实现，按照系统的实际需要，在软件中添加各种不同算法，可以完成特定的功能，因而可以跨越多种通信标准。当需要从一种标准切换至另一种标及时，处理器能够动态的在软件的主要部分切换1&qu

2、ot;5。2 系统结构设计本平台主要针对宽带无线数字通信系统物理层的中频和基带单元的数字信号处理，1所示，平台上有两个dsp（，tigersharc201），一个（ xc2s300e）和一个（xilinx xcr3256xl208）。依据信号处理各模块的运算特点，以及器件特点，我们将不同的模块挑选在不同的器件中完成。fpga设置灵便，但是主频很难做高，通常低于120mhz，适合于处理可并行计算的模块；而dsp主频很高，主要以串行方式执行命令，且dsp支持，所以便于处理通信协议。基于以上特点，fpga适合处理发送端数据以及数字上变频（duc）；在接收端适合处理数字下变频（ddc），匹配，定时同步

3、等其它基带处理模块。dsp适合定时同步，信道估量，fft变换，解交织，译码等其它基带处理模块，以及通信协议处理。而cpld因为其器件特性限制，普通用作主控模块或主控命令翻译器。现代宽带无线数字通信系统要尽量用法数字信号处理办法来增强牢靠性，因此要用法宽带a/d和d/a，但是因为器件性能局限，我们普通状况下挑选在中频处用法a/d，d/a。本平台a/d用法12bit的ad9235，最高采样率为65msps，假如中频低于65mhz，我们可挺直对中频信号举行采样，假如中频频率较高，可以采纳带通采样的办法。d/a用法14bi的ad9857，200msps，实现中频输出。图1：平台结构图宽带无线数字通信系

4、统的普通基带处理算法中主要分为码片级处理和符号级处理，同时还有通信协议处理。码片级信号处理的特点是运算量大，比如定时同步等，所以在以往的系统中大多采纳fpga或asic来实现，但是本平台上的高性能dsp中设置了一些特别单元，彻低可以满足码片级处理的要求，表1为dsp处理能力的峰值指标，从今表中我们可以看到其强大的处理能力。符号级处理比如译码等，相对来说处理量不是很大，此dsp还提供了增加的命令，使得viterbi和turbo码解码更快。通信协议处理部分需要无数推断，跳转等操作，这部分假如用法fpga或asic处理将使系统开发变得十分慢，而dsp可采纳c语言，这点无疑十分适合于通信协议的处理。表

5、1：dsp处理能力指标峰值速率32-bit 浮点性能3,600 mflops16-bit算法执行时光时钟周期256点复数fft（基2）1.5 s90132-bit算法执行时光时钟周期1024点复数fft（基2）16.8 s10,061注：此表中是dsp工作在600mhz时的数据fpga作为dsp的硬件协处理器能够增加功能，充实吞吐量，减小系统成本。本平台上的fpga较小，惟独100万规律门，在此平台上主要作为dsp的协处理器。cpld为主要用于完成主控命令的转换。2.1 dsp体系结构简介平台上用法的高性能dsp tigersharc201主频600mhz，其主要特点是能够举行多命令并行执行，

6、芯片内部集成了一些专用处理模块，用以保证一些较为复杂的运算命令也能在一时钟周期处理完毕。tigersharc201内部主要模块：（1）两个运算模块，可以并行执行计算，且每个运算模块每周期能完成2条运算命令，大大增加了数字信号处理能力，支持定点和浮点运算；（2）两个整数alu，能提供强大的地址产生能力和通用的整数操作；（3）六块片内dram共24m bit，每块4mbit，用于存储命令和数据，这种分块dram结构使得dsp可以在取指的同时拜访数据；（4）三条互相自立的128bit宽片内数据，使得命令行能包括4个32bit命令，且提供了许多并行操作以简化编程。例如，一条命令行可以让dsp有条件的在

7、两个运算模块中分离执行乘，加和减操作，且可以同时跳转到程序的其它地方。每条片内数据总线都与六个片内dram相连，用以保证片内命令和数据的并行高效传输6。tigersharc201外部接口：（1）一个总线接口，数据线可配置为64bit或32bit，地址线32bit；（2）四个linkport接口，采纳lvds技术，每个接口能提供额外的全复用4bit接收和发送能力，其最大传输速率500mbytes/s，用于处理器间的点对点高速数据传输，为数据传输提供了又一种途径，linkport接口也是本平台的最大特点之一6。2.2 数据调度办法数据调度的原则是：尽量削减芯片间的数据传输量。由于芯片间的数据传输要

8、走板的数据线，其数据传输速率相对较低，而且过于常见的板级数据传输简单造成系统调度矛盾，不便于处理。但是此dsp支持一个特别的数据传输接口linkport接口，可以在很大程度上缓解此问题。用法dsp的linkport接口分离实现dsp与dsp，dsp与fpga之间的点对点高速数据传输，这样可满足数据调度原则，使得系统总体调度变得较为容易。总线接口只要负责控制命令和小量数据的传输就可以了。假如两个dsp要对同一批数据分离举行处理，那么这时候就要走总线接口，用法广播的方式举行数据传递，即两个dsp可以同时接收数据，以削减数据调度。平台上有两个dsp，按照系统运算量需求来确定用法一个或者两个都用。ds

9、p间可以形成了一个处理链，也可以配置成两个dsp并行处理。为了使得平台便于调度，所以可在平台上将fpga或者一个dsp设置为从属器件。在fpga中设置控制寄存器和状态寄存器，在从属dsp中设置控制变量和状态变量，dsp通过总线接口来读写这些寄存器或者变量以达到控制从属器件的目的，这样做相当于硬件平台上惟独一个“大脑”，有利于减小硬件平台调度矛盾。同时fpga还要通过总线接口接受cpld（即主控）的控制。2.3 控制信息处理机制控制信息处理机制是指dsp作为硬件平台的核心，如何控制其它从属器件。普通主要有两种办法：查询模式和中断模式。查询模式是指从属器件在特定时刻（普通为某个模块处理完毕后）会主

10、动读取dsp发送来的并已事先存储在缓存中的命令，随后执行。中断模式是指dsp发送的命令以中断的形式强制从属器件立刻执行，从而控制囫囵硬件平台。cpld主要用来作为主控或者翻译主控发来的命令，然后将控制信息传递给dsp和fpga。这里cpld可以挺直通过总线接口控制fpga，也可以通过dsp间接控制fpga。3 应用于挺直序列扩频系统首先将各接收模块信号运算的特点以及fpga和dsp的特性相结合，找出比较适合于执行此模块的器件，然后举行运算量估量，按照运算量估量结果考虑用法dsp的数量以及芯片间的数据调度方式。本平台采纳了2所示的处理流程，发送端所有在fpga内部处理。接收端下变频在fpga内处

11、理，其它模块所有由dsp处理，两个dsp形成一个处理链关系，图2：直扩系统处理流程图数据先进入dsp a，然后由linkport接口传给dsp b，译码完毕后由dsp b经过总线接口传递给cpld，通信协议所有在dsp b内部处理。dspb作为囫囵平台的处理核心，dsp a和fpga均为其从属器件。3.1 发送端由于发送端数据处理量较小，占用系统资源相比于接收处理基本可以忽视。依据图1所示处理平台结构，将原始数据挺直发送给fpga举行调制和上变频等处理即可7。3.2 接收端fpga主要负责数字下变频，由于这部分的运算特点是处理量大，但是不需要繁琐的调度。利用本地数控（nco）产生与输入中频信号

12、频率相同的正弦和余弦信号，并与输入信号相乘，然后对运算结果做低通滤波，即可完成对中频信号的下变频操作。详细的参数由主控通过cpld发送命令到fpga中的控制寄存器来设定。fpga中的寄存器又分为两部分，一部分受cpld控制，这样主机可以通过cpld发送指令来控制a/d的采样率以及挑选数字滤波器的参数等，以适应不同的通信标准；另一部分受dsp控制，执行数据调度操作。dsp主要完成囫囵基带数字信号处理，包括定时同步、订正频偏、信道估量、rake接收、数据检测、解扩、解交织、维特比译码等模块。定时同步部分的特点时运算量比较大，且需要一些跳转等控制。由于此dsp有十分强大的fft运算能力，所以我们采纳

13、基于fft迅速相关的办法举行同步。dsp内部代码采纳c语言与汇编语言汇集编程的方式，利用两种语言各自的优势举行互补。c语言开发速度很快，可读性很强，而且便利软件的修改和移植，但是效率较低。汇编语言的效率很高，但是修改和移植能力较差，而且不便于调度。基于这个特点，我们将程序所有模块化，标准的算法模块用汇编语言编写，如fft模块等，整体的程序框架采纳c语言，所以定时同步模块采纳dsp。另外，tigersharc201 dsp还支持一些特地用于直扩系统的命令，如解扩命令，viterbi和turbo译码专用命令等，所以将基带处理部分放在dsp内处理较为合理。这样处理的另外一个优势是使得系统兼容性更强，在此系统中采纳了不同的序列扩频比来反抗信道衰落造成的影响，大范围变幻的扩频比会使系统整体调度发生很大变幻。比如当扩频比为16时，所需的ram较少，这样片内的dram就已经够用；而当扩频比为10240时，就必需要用法片外ram，