实验六 组合逻辑电路中的竞争冒险现象_第1页
实验六 组合逻辑电路中的竞争冒险现象_第2页
实验六 组合逻辑电路中的竞争冒险现象_第3页
实验六 组合逻辑电路中的竞争冒险现象_第4页
实验六 组合逻辑电路中的竞争冒险现象_第5页
已阅读5页,还剩5页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、实验四 组合逻辑电路中的竞争冒险现象解析一 实验目的 1学会分析组合逻辑电路中有无竞争冒险现象。 2掌握采用修改逻辑电路设计的方法消除冒险现象。二 实验仪器(1)双踪示波器(2)双路直流稳压电源(3)探测器三 实验原理四 实验步骤 1打开Multisim10电子线路仿真界面,在TTL集成电路器件库中,按电路原理图取出元器件;在仪器库中取出示波器以及方波信号源、探针等。按实验电路图41连接好。2打开工作开关。展开示波器操作界面,观察到有关波形后,调整扫描时间、灵敏度等,使示波器A、B通道展示波形适当,并画出有关波形。打开工作开关后可见探针 闪亮 。打开示波器调整扫描时间和灵敏度等观察到波形如图A

2、:调整示波器的时间尺度,得出图B:3根据波形,分析出现的问题及其原因。电路原理图函数表达式F= 。图A、B的实验电路为B、C接高电平5V,即B=C=1,此时F= ,输出为0,,然而由图A可知电路存在“1”态冒险,即电路存在竞争冒险。图B为将图A放大后的图像,可知输出端滞后于输入端。4采用增加冗余项的方法消除上述电路中竞争冒险现象。画出修改后电路,并进行验证。增加冗余项修改后的电路图(a):修改后输入输出波形图(b): 原来表达式F= 增加冗余项后得F= =F= *,则电路图如上图(a),其输入输出图像如图(b),由图(b)可知,增加冗余项后,输出图像为一直线,即增加冗余项的方法已消除竞争冒险现

3、象。5用示波器观察电路修改后工作时的输出波形,将电路修改前后波形比较分析。消除互补相乘项修改后的电路图(c):修改后输入输出波形图(d):6、用示波器观察电路修改后工作时的输出波形,将电路修改前后波形比较分析。分析:由于原来的函数表达式F= =消除互补相乘项后得到F=,此时无论A这怎么修改,输出结果总为1,。画出电路图(c),得到输入输出图像(d),输出图像为一直线可知竞争冒险已消除。5、 分析思考1组合逻辑电路中产生竞争与冒险现象的原因是什么?产生竞争冒险的原因:各个信号延迟时间的差异;信号变化的互补性,如本实验中F= =中的即为互补项;信号的传输途径不同以及元器件的选择。2如何判别组合逻辑

4、电路中存在竞争冒险现象?又如何消除? 判断方法:逻辑代数法,卡诺图法,直接观察输出波形是否出现毛刺。 消除方法:增加冗余项,消去互补相乘项,输出端并联电容器滤波。3 分析以下电路是否存在竞争冒险,如果存在,采用2种方法消除,画出具体的修改后电路图,并采用Multisim仿真波形。将A接Vcc+5V,B 接方波信号源,仿真得出其输出波形如图C,由图像可知存在毛刺,且为“0”态冒险,即存在竞争冒险。图C原图表达式F= =消除竞争冒险:方法一:消除互补相乘项 F = = = = 画出修改后的电路图D:图D输入输出波形如图E:输出波形为一直线,说明竞争冒险已消除。图E方法二:接入D触发器:D触发器是受时钟脉冲控制的,如果竞争冒险信号恰好避开了时钟脉冲的作用时刻,则不会对组合逻辑电路造成危害,所以接入D触发器可以消除竞争冒险。接入D

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论