数字钟的设计与仿真

1、综合实践（论文）综合实践（论文）题 目 数字钟学 院 通信与电子工程学院 专业班级 学生姓名 学生学号 指导教师 31综合实践（论文）摘要：本次设计主要是利用数字电路实验箱上的74LS160、555定时器、74LS00与七段显示译码器设计简易数字钟,实现准确计时，以数字形式显示时、分、秒的时间和校时功能。由于采用纯数字硬件设计制作，与传统机械表相比，它具有走时准、显示直观、无机械传动装置等特点。它的小时周期为12，分和秒的周期为60。关键字：数字时钟 时计数器 分计数器 秒计数器 校时器目 录摘要：I第1章 绪论11.1 设计要求11.2 设计任务1第2章 总体框图22.1 总体框图22.2

2、设计思路及模块功能2第3章 选择器件43.1 74LS160（本实验需要6片）43.2 74LS04（本实验需要1片）63.3 74LS00（本实验需要2片）73.4 74LS20（本实验需要1个）83.5 LED（本实验需要6个）93.6 三极管8099（本实验需要1个）113.7 小灯泡（本实验需要1个）11第4章 功能模块134.1 秒脉冲发生器134.2 计数译码显示134.3 整点报时电路17第 5章 总体设计电路图19结论21参考文献22附录23综合实践（论文）第1章 绪论1.1 设计要求能进行正常的时，分，秒计时功能，分别由6个数码管显示24h,60min,60s.Sb键进行校时

3、：按下Sh键时，时计数器一秒速度递增，并按24循环，记满23后再回00.Sm键进行校分：按下Sm键时，分计时器以秒速度递增，并按60计数循环，记满59后再回00，但不能向“时”进位。Sc键进行秒清零：按下Sc键时，可对秒清零。扬声器整点报时：当计时器达59'51、59'53、59'55及59'57时，鸣叫声频率为500Hz；到达59'59是为最后一声整点报时，频率为1k Hz。 1.2 设计任务按具体要求设计出各部分电路图，并画出整体电路图。利用multisim软件对可编程器件进行设计输入、设计仿真和器件编程，使器件具有所规定的逻辑功能。安装调试所设计的

4、电路，使之达到技术指标要求。分析实验结果，写出设计说明书。第2章 总体框图2.1 总体框图图2-1总体框架2.2 设计思路及模块功能根据设计任务与要求，得出总设计思路：由秒脉冲发生器产生的秒脉冲信号送入秒计数器电路，秒计数器电路计满60后触发分计数器电路，分 计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。通过校时电路可以对分和时进行校时。（1）秒脉冲发生器。秒脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字的计时准确度。下图是采用555定时器组成的多谐振荡器，改变电阻和电容调整振荡器输出信号的频率，使其发出1kHZ脉冲。（2）分频电路。分频器的功能有两个

5、：一是产生标准脉冲信号；二是提供整点报时电路用的1kHZ的高音频信号和500HZ的低音频信号。因为74LS90是二-五-十进制计数器，所以3片级联就可以获得所需频率信号：第1片的QA端输出频率为500HZ，第二片的QD端输出频率为10HZ，第三片的QD端输出为1HZ。（3）时间计数器。由总系统框图可知，数字钟需要两个60进制计数器分别用作“分”和“秒”的计数，还需要一个二十四进制计数器作“小时”的计数。秒、分计时电路显示0059，它们的个位为十进制，十位为六进制。时计时电路显示为0023，个位仍为十进制，而十位为三进制，但当十进位计到2，而个位计到4时清零，就为二十四进制了。（4）校正电路。在

6、计数器开始或计时出现误差时，必须和标准时间校准，这一功能由校时电路完成。校时的方法是给被校时的计时电路引入一个超出常规计时许多倍的快速脉冲信号，从而使计时电路快速达到标准时间。将“秒”信号分别引到“分”和“时”的脉冲输入端一边快速校准“分”和“时”。A、B用作校时切换，其中A做校“时”用，B做校“分”用。（5）报时电路。根据题目要求，每当数字钟快要到达整点时发出声响，设4声低音（500HZ）分别发生在59'51、59'53、59'55及59'57，最后一声音发生在59'59，它们的持续时间为1s，如下图所示。表1持续时间表CP/sQDQCQBQA功能50

7、0000停510001鸣低音520010停530011鸣低音540100停550101鸣低音560110停570111鸣低音581000停591001鸣高音000000停由表可得，QC=“0”时，输入500HZ音响 QC=“1”时，输入1k HZ音响只有当分十位的QCQA=11，分个位的QDQA=11，秒十位的QCQA=11及秒个位的QA=1时，音响电路才能工作。第3章 选择器件表2元件表174LS1606片274LS002片374LS041片474LS204片5单刀双掷开关5个6LED6个7直流稳压电源5V1个8三极管1个9喇叭1个10数字电子技术试验箱1个3.1 74LS160（本实验需要

8、6片）74LS160为十进制同步加法计数器图3-1 74ls160引脚图表2 74ls160的逻辑表CPEP ET工作状态×0×× ×置零10× ×预置数×110 1保持×11× 0保持（但C=0）111 1计数其内部原理图如下图所示：逻辑功能描述如下：由逻辑图与功能表知，在CT74LS160中LD为预置数控制端，D0-D3为数据输入端，C为进位输出端，RD为异步置零端，Q0-Q3位数据输出端，EP和ET为工作状态控制端。当RC=0时所有触发器将同时被置零，而且置零操作不受其他输入端状态的影响。当RC=1

9、、LD=0时，电路工作在预置数状态。这时门G16-G19的输出始终是1，所以FF0-FF1输入端J、K的状态由D0-D3的状态决定。当RC=LD=1而EP=0、ET=1时，由于这时门G16-G19的输出均为0，亦即FF0-FF3均处在J=K=0的状态，所以CP信号到达时它们保持原来的状态不变。同时C的状态也得到保持。如果ET=0、则EP不论为何状态，计数器的状态也保持不变，但这时进位输出C等于0。当RC=LD=EP=ET=1时，电路工作在计数状态。从电路的0000状态开始连续输入16个计数脉冲时，电路将从1111的状态返回0000的状态，C端从高电平跳变至低电平。利用C端输出的高电平或下降沿作

10、为进位输出信号。3.2 74LS04（本实验需要1片）图3-2 74ls04引脚图逻辑功能表如下图：表3 74ls04逻辑功能表非门图形符号 逻辑函数式Y= A 逻辑功能描述如下：当输入端为低电平0时，输出端为高电平1；当输入端为低电平1时，输出端为高电平0；即输出端的电平与输入端的电平总是相反的。3.3 74LS00（本实验需要2片）74LS00是四组二输入端的与非门图3-3 74ls00引脚图逻辑功能表如下图：表4 74ls00逻辑功能表与非门图形符号逻辑函数式Y=AB逻辑功能描述如下：其中A、B为输入端，Y为输出端。当输入端A=0，B=0时，输出端Y为高电平，即Y=1；当输入端A=0，B

11、=1时，输出端Y为高电平，即Y=1；当输入端A=1，B=0时，输出端Y为高电平，即Y=1；当输入端A=1，B=1时，输出端Y为低电平，即Y=0；即两个输入端A、B的输入电平只要有一个是低电平0，输出端Y就为高电平1；只有A、B两个输入端的电平同时为1时，输出端Y才为低电平0。3.4 74LS20（本实验需要1个）74LS20是两组四输入端的与非门。图3-4 74ls20的逻辑图逻辑函数式Y=ABCD逻辑功能表如下图：表5 74ls20逻辑功能表ABCDY111100×××1×0××1××0×1×

12、××013.5 LED（本实验需要6个）LED是发光二极管Light Emitting Diode的英文缩写。LED显示屏是由发光二极管排列组成的一显示器件。它采用低电压扫描驱动，具有：耗电少、使用寿命长、成本低、亮度高、故障少、视角大、可视距离远、规格品种全等特点。目前LED显示屏作为新一代的信息传播媒体，已经成为城市信息现代化建设的标志。下图为共阴管和共阳管的电路以及共阳LED七段数码管外引线排列： 图3-5 LED发光二极管的引脚摆列一个LED数码管可用来显示一位09十进制数和一个小数点。小型数码管（0.5吋和0.36吋）每段发光二极管的正向压降，随显示光（通常为红、

13、绿、黄、橙色）颜色不同略有差别，通常约为2-2.5V，每个发光二极管的点亮电流在5-10mA。LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，有些译码器不但要完成译码功能，还带有驱动电路，以驱动数码管工作。 BCD码七段译码驱动器有共阳和共阴两类。型号有74LS47（共阳）、74LS48（共阴）、CC4511（共阴）等。下图为BCD码七段显示译码器功能表。表6 BCD码七段显示译码器功能表本实验采用的为DCD_HEX，管脚1 2 3 4分别接输出端的、，图形显示如下图所示：3.6 三极管8099（本实验需要1个）用于放大驱动电路。3.7 小灯泡（本实验需要1个）采用5V-

14、1W的小灯泡，用于验证整点报时电路。3.8 直流稳压电源（本实验需要1个）采用5V的只留稳压电源。3.9 数字电子技术试验箱 用于搭接硬件，从而验证试验结果。第4章 功能模块4.1 秒脉冲发生器采用555定时器组成的多谐振荡器。通过改变电阻和电容调整振荡器输出信号的频率，使其发出1kHZ脉冲。图4-1 多谐振荡电路4.2 计数译码显示 分、秒计时电路下图所示为74LS160构成的六十进制计数器，可以作为秒和分的计数单元。当计数到59时，再来一个脉冲变成00，然后再重新开始计数。图中利用“异步清零”反馈到CR端，而实现个位十进制，十位六进制的功能。图4-2 分秒计时电路 时计时电路下图所示为74

15、LS160构成的二十四进制计数器，可以作为秒和分的计数单元。当计到23时，这时再来一个脉冲，应该回到“零”。所以，这里必须使个位既能完成十进制计数，又能在高低位满足“23”这一数字后，十计数器清0，图中采用了十位的2和个位的4相“与非”后再清0。图4-3 时计时电路 计数译码显示电路由秒脉冲发生器产生的秒脉冲信号送入秒计数器电路，秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。所有计数器的显示均采用DCD-HEX译码显示器。计数译码显示电路如下图所示。图4-4计数译码显示电路4.3 整点报时电路当时计数器在每次计到整点时，

16、需要报时，这可采用译码电路来解决，即当分为59时，则秒在计数到59时，输出一高电平，经过一三极管驱动喇叭鸣叫，完成整点报时。本实验中为了便于观察，将驱动喇叭改为小灯泡，当秒计数到59时，电路导通，小灯泡发亮。整点报时电路如下图所示。图4-5 整点报时电路将所设计模块利用Multism2001软件进行仿真，仿真结果正确，然后在数字实验箱上验证各个模块，结果正确。另外，应该注意的是，因为设计电路连线非常复杂，所以在实验箱上进行验证时，应争取一次连正确，以节省时间，保证验证结果的正确性。第 5章 总体设计电路图多功能由秒脉冲发生电路，秒、分、时计数显示电路，时间校准电路及定时报时电路组成。由秒脉冲发

17、生器产生的秒脉冲信号送入秒计数器电路，秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。其中连续脉冲是由555振荡器产生的，将开关打到手动校正的位置，即可对时、分、秒进行校正。至于整点报时，当时计数器在每次需要报时，这可采用译码电路来解决，即当分为59时，则秒在计数到51、53、55、57、59时，输出一高电平，经过一三极管驱动喇叭鸣叫，完成整点报时。本实验则在整点时小灯泡发亮。图5-1 总体设计电路灯泡显示为下图图5-2 灯泡显示图图5-3 灯泡显示电路结论在此次的多功能数字钟设计过程中,我更进一步地熟悉了芯片的结构及掌握

18、了各芯片的工作原理和其具体的使用方法。 尤其是在连接六进制,十进制,六十进制的进位及十二进制的接法中,更要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了。在设计电路中,往往是先仿真后连接实物图，在仿真时我深刻的体会到理论与实践的差距，记得第一次连接计数译码显示电路时，秒显示器变到四十几秒时分显示器就变成了一分钟，我仔细查电路，发现一点错都没有，后来才知道时电路存在竞争-冒险，后来经过改正终于做对了，这个失误就是由于没有在意到理论与实践的不同。在连接实物图时,你又会发现有时仿真和电路连接并不是完全一致的,例如仿真的连接示意图中,往往没有接高电平的16脚或14脚以及接低电平的7脚或8脚,因此在实际的电路连接中往往容易遗漏。因此仿真图和电路连接图还是有一定区别的。 但是在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良以及接线的错误所引起的.。总之，经过这次的课程设计，我对理论知识有了进一步的理解，尤其时芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。其次是我又明白了许多理论与实