组合逻辑电路的设计与测试

1、数字电子技术实验报告（大数据学院）实验名 称：实验二：组合逻辑电路的设计与测试专业班级：学生姓名：学生学号：指导教师：实验地点：实验 日 期： 2019.12.7实验组成员姓名：贵州理工学院实验报告实验项目名组合逻辑电路的设计与测试 称实1掌握组合逻辑电路的设计与测试方法1、使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。设计组合电路的一般步骤如图 2-1所示。实 验 原 理图21组合逻辑电路设计流程图根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达 式。 根据简化后的逻辑表达式，画出逻辑图，用标

2、准器件构成逻辑电路。最后， 用实验来验证设计的正确性。2、组合逻辑电路设计举例用“与非”门设计一个表决电路。 当四个输入端中有三个或四个为“1 ”时，输出端才为“ 1”。设计步骤：根据题意列出真值表如表21所示，再填入卡诺图表 2 2中。表1 1D0000000011111111A0000111100001111B0011001100110011C0101010101010101Z0000000100010111表2-2、DAb000111100001111111101由卡诺图得出逻辑表达式，并演化成“与非”的形式Z= ABO BCDF ACH ABD=ABC BCDACDABC根据逻辑表达式

3、画出用“与非门”构成的逻辑电路如图2-2所示。图2- 2表决电路逻辑图用实验验证逻辑功能在实验装置适当位置选定三个14P插座，按照集成块定位标记插好集成块CC4012按图2-2接线，输入端 A、B、C D接至逻辑开关输出插口，输出端 Z接逻辑电平 显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值， 验证逻辑功能，与表 2-1进行比较，验证所设计的逻辑电路是否符合要求。3.半加器实现原理半加器(Half-adder)若平考虑有耒自低位的进恆将两牛1位二进制数相加, 林为半血.远埋半圮运样的电路叫fit半加器”半船雾妁逻辑蛊达式：«AA BS GO0 00 00 1

4、1 0t 01 01 10 1也1 +如號晒臭位泵S AH AB AHCOAB半矢基的逻辑电幽及神号：:qH®曲一和 h-L_P提示：AB (AB)'(AB)')'4.全加器实现原理全加器(Full-adder)棒两C企ta二迟制效相w时.段了帚I土隹以外，毎T 絞超虑*假便前进住.将两个网应的加戡和幕低位 的遗种远n称為t栢.曲刖中躍称为佥HSS.*mMM*<4*X*|：” 口 X. 叮憧AM»出Cl A Bs CO0 0 00 00 Q 111 00 t 01 00 1 10 11 0 01 01 0 1i0 11 1 00 111 11

5、111 1I©alisii加2)i*S»15=A-U i/f cj + .wu1、+ 5V直流电源逻辑电平显示器逻辑电平开关直流数字电压表5、74LS00 X 2 (两输入与非门)74LS86 X 174LS2074LS00:两输入四与非门74LS86:两输入四异或门74LS20 :四输入两与非门CD4011:两输入四与非门(CMOSCD4O30两输入四异或门CD4012 :四输入两与非门1、设计用与非门及用异或门、与门组成的设计半加器电路。计步骤进行，直到测试电路逻辑功能符合设计要求为止。2、设计一个一位全加器，要求用异或门、与非门、或非门组成。要求按本文所述的设D0000000011111111A0000111100001111B0011001100110011C0101010101010101Z0000000100010111步骤与内容BC 、000111100001111111101通过本次实验让我掌握组合逻辑电路的设计与测试方法。在书上学实 习理论到实践操作，让我们