嵌入式系统低功耗设计研究

1、嵌入式系统低功耗设计研究经过近几年的迅速进展，系统(embedded system)已经成为信息产业中最具增长力的一个分支。随着手机、pda，、等新兴产品的大量应用，嵌入式系统的市场正在以每年30的速度递增(idc预测)，嵌入式系统的设计也成为软越来越关怀的话题。在嵌入式系统设计中，低功耗设计(low power design)是许多设计人员必需面向的问题。其缘由在于嵌入式系统被广泛应用于便携式和移动性较强的产品中，而这些产品不是向来都有充沛的电源供给，往往是靠电池来供电的；而且大多数嵌入式设备都有体积和质量的约束。另外，系统部件产生的热量和功耗成比例，为解决散热问题而实行的冷却措施进一步增强

2、了系统的功耗。为了得到最好的结果，降低系统的功耗具有下面的优点：(1)电池驱动的需要。在强调绿色环保时期，许多电子产品都采纳电池供电。对于电池供电系统，延伸电池寿命，降低用户更换电池的周期，提高系统性能与降低系统开销，甚至能起到庇护环境的作用。(2)平安的需要。在现场领域，本安问题是一个重要话题。例如ff的本安设备，理论上每个网段可以容纳32个设备，而实际应用中考虑到目前的功耗水平，每个网段安装10个比较合适。因此降低系统功耗是实现本安要求的一个重要途径。(3)解决电磁干扰。系统功耗越低，电磁辐射能量越小，对其他设备造成的干扰也越小。假如全部的电子产品都能设计成低功耗，那么电磁兼容性设计会变得

3、简单。(4)节能的需要。特殊是对电池供电系统，功耗与的平方成正比即：p=v2/fc+pstatic，因此节能更为重要。1 功耗产生的缘由11 的功耗目前的集成工艺主要有ttl和两大类，无论哪种工艺。只要电路中有通过就会产生功耗。通常，集成电路的功耗主要有4个：(1)开关功耗。对电路中的充放电而形成，其表达式为：式中：vdd为电源电压；c为被充放电的电容：为活动因子；f为开关频率。(2)静态功耗和动态功耗。当电路的状态没有举行翻转(保持高电平或低电平)时，电路的功耗属于静态功耗，其大小等于电路电压与流过电流的乘积；动态功耗是电路翻转时产生的功耗，因为电路翻转时存在跳变沿，在电路翻转眼间，电流比较

4、大存在较大的动态功耗。目前大多数电路都采纳cmos工艺，静态功耗很小，可以忽视。起主要作用的是动态功耗，因此从降低动态功耗人手来降低功耗。(3)短路功耗。因开关时由电源到地形成的通路造成的，其表达式为：式中：由工艺和电压打算；w为晶体管宽度；为输入信号升高下降的时光；f为工作频率。(4)漏电功耗。由亚阈值电流和反向偏压电流造成。目前大多数电路都采纳cmos工艺。故漏电功耗很小，可以忽视。12 的功耗和有源器件的功耗通常为负载器件和寄生元件产生的功耗。有源开关器件在状态转换时，电流和电压比较大，将引起功率消耗。另外，cmos电路中最大的功耗来自于内部和外部的电容充放电产生的功耗。2 硬件低功耗设

5、计21 挑选低功耗的器件挑选低功耗的电子器件可以从根本上降低囫囵硬件系统的功耗。目前的工艺主要有ttl工艺和cmos工艺，cmos工艺具有很低的功耗，在电路设计上尽量选用，用法cmos系列电路时，其不用的输入端不要悬空，由于悬空的输入端可能存在感应信号，它将造成凹凸电平的转换。转换器件的功耗很大，尽量采纳输出为高的原则。嵌入式处理器是嵌入式系统的硬件核心，消耗大量的功率，因此设计时选用低功耗的处理器；另外，挑选低功耗的通信(对于通信应用系统)、低功耗的访存部件、低功耗的外围电路，目前许多通信收发器都设计成节约功耗方式，这样的器件优先采纳。22 选用低功耗的电路形式完成同样的功能，电路的实现形式

6、有多种。例如，可以利用分立元件、小规模集成电路，大规模集成电路甚至单片实现。通常，用法的元器件数量越少，系统的功耗越低。因此，尽量用法集成度高的器件，以削减电路中用法元件的个数，削减整机的功耗。23 单电源、低电压供电一些如运算等。供电方式有正负电源和单电源两种。双电源供电可以提供对地输出的信号。高电源电压的优点是可以提供大的动态范围，缺点是功耗大。例如，低功耗集成lm324，单电源电压工作范围为530 v。当电源电压为15 v时，功耗约为220 mw；当电源电压为10 v时，功耗约为90 mw；当电源电压为5 v时，功耗约为15 mw。可见，低电压供电对降低器件功耗的作用非常显然。因此，处理

7、小信号的电路可以降低供电电压。24 分区分时供电技术一个嵌入式系统的全部组成部分并非时刻在工作，基于此，可采纳分时分区的供电技术。原理是利用“开关”控制电源供电单元，在某一部分电路处于休眠状态时，关闭其供电电源，仅保留工作部分的电源。25 io引脚供电嵌入式处理器的输出引脚在输出高电平常，可以提供约20 ma的电流，该引脚可以挺直作为某些电路的供电电源用法，2所示。处理器的引脚输出高电平常，外部器件工作；输出低电平常，外部器件停止工作。需要注重。该电路需满足下列要求：外部器件的功耗较低，低于处理器io引脚的高电平输出电流；外部器件的供电电压范围较宽。26 单元设计处理器全速工作时，功耗最大；待

8、机状态时，功耗比较小。频繁的待机方式有两种：空闲方式(idle)和掉电方式(shut down)。其中，idle方式可以通过中断的发生退出，中断可以由外部大事供应。掉电方式指的是处理器停止，连中断也不响应，因此需要进入复位才干退出掉电方式。为了降低系统的功耗，一旦cpu处于“空转”，可以使之进入idle状态，降低功耗；期间假如发生了外部大事，可以通过大事产生中断信号，使cpu进入运行状态。对于shut down状态，只能用复位信号唤醒cpu。27 智能电源设计既要保证系统具有良好的性能，又能兼顾功耗问题，一个最好的方法是采纳智能电源。在系统中增强适当的智能预测、检测，按照需要对系统实行不同的供

9、电方式，以求系统的功耗最低。许多膝上型电脑的电源管理采纳智能电源，以笔记本电脑为例，在电源管理方面，intel公司实行speed step技术；amd公司实行power now技术；transmeta公司实行long run技术。虽然这三种技术涉及到的详细内容不同，但基本原理是全都的。以采纳speed step技术的笔记本电脑为例，系统可以按照不同的用法环境对cpu的运行速度举行合理调节。假如系统用法外接电源，cpu将根据正常的主频率及电压运行；当检测到系统为电池供电时，软件将自动切换cpu的主频率及电压至较低状态运行。28 降低处理器的时钟频率处理器的功耗与时钟频率疏远相关。以sam-sun

10、g x(32 b 920t内核)为例，它提供了四种工作模式：正常模式、空闲模式、休眠模式、关机模式各种模式的功耗如表1所示。由表1可见，cpu在全速运行的时候比在空闲或者休眠的时候消耗的功率大得多。省电的原则就是让正常运行模式远比空闲、休眠模式少占用时光。在类似pda的设备中，系统在全速运行的时候远比空闲的时候少，所以可以通过设置，使cpu尽可能工作在空闲状态，然后通过相应的中断唤醒cpu，复原到正常工作模式，处理响应的大事，然后再进入空闲模式。因此设计系统时，假如处理能力许可，可尽量降低处理器的时钟频率。另外，可以动态转变处理器的时钟，以降低系统的总功耗。cpu空闲时，降低时钟频率；处于工作

11、状态时，提高时钟频率以全速运行处理事务，实现这一技术的办法。通过将io引脚设定为输出高电平，加入电阻r1，将增强时钟频率；将io引脚输出低电平，去掉电阻r1，可降低时钟频率，以降低功耗。29 降低持续工作电流在一些系统中，尽量使系统在状态转换时消耗电流，在维持工作时期不消耗电流。例如。ic卡水表、煤气表、静态电能表等，在打开和关闭开关时给相应的机构上电，开关开和关状态通过机械机构或磁场机制保持开关的状态，而不通过电流保持，可以进一步降低电能的消耗。3 软件低功耗设计31 编译低功耗优化技术编译技术降低系统功耗是基于这样的事实：对于实现同样的功能，不同的软件算法，消耗的时光不同，用法的命令不同，

12、因而消耗的功率也不同。对于用法高级语言，因为是面对问题设计的，很难控制低功耗。但是，假如利用汇编语言开发系统(如对于小型的嵌入式系统开发)，可以故意识地挑选消耗时光短的命令和设计消耗功率小的算法来降低系统的功耗。32 硬件软件化与软件硬件化通常的硬件电路一定消耗功率，基于此，可以削减系统的硬件电路，把数据处理功能用软件实现，如许多仪表中用到的对数放大电路、抗干扰电路，测量系统中用软件滤波代替硬件等。需要考虑，软件处理需要时光，处理器也需要消耗功率，特殊是在处理大量数据的时候，需要高性能的处理器，这可能会消耗大量的功率。因此，系统中某一功能用软件实现，还是用硬件实现，需要综合计算后举行设计。33

13、 采纳迅速算法数字信号处理中的运算，采纳如fft和迅速卷积等，可以大量节约运算时光，从而削减功耗；在精度允许的状况下，用法容易函数代替复杂函数作近似，也是削减功耗的一种办法。34 软件设计采纳中断驱动技术囫囵系统软件设计成处理多个大事，在系统上电初始化时，主程序只举行系统的初始化，包括寄存器、外部设备等，初始化完成后，进入低功耗状态，然后cpu控制的设备都接到中断输入端上。当外设发生了一个大事，产生中断信号，使cpu退出节电状态，进入大事处理，大事处理完成后，继续进入节电状态。35 延时程序设计延时程序的设计有两种办法：软件延时和硬件定时器延时。为了降低功耗，尽量用法硬件定时器延时，一方面提高程序的效率，另一方面降低功耗。缘由为：大多数嵌入式处理器在进入待机模式时，cpu停止工作，定时器可正常工作，定时器的功耗可以很低，所以处理器调用延时程序时，进入待机方式