开关功率变换器的数字有源EMI控制技术

1、开关功率变换器的数字有源EMI控制技术摘要本论文提出一项基于可编程逻辑矩阵针对开关功率变换器中噪声消弱的电磁兼容抑制技术。通过高频采样的噪声信号，经过相位翻转等加工后，在噪声进入线性阻抗稳定网络前与噪声信号进行叠加抵消，以实现对噪声的抑制。此技术通过单项ACDC变换器的仿真和实验证明其可行性。此技术可推广使用到DC/DC变换器中替换传统意义下因PCB体积限制而无法使用的无源滤波器。因此，这项技术将有可能在对体积有要求严格的工业场合中得以应用。关键词：AC/DC变换器，DC/DC变换器，数字有源滤波器，电磁兼容（EMI），可编程逻辑矩阵（FPGA），无源滤波器（PEF）1. 导读出于设计成本的考

2、虑，电磁兼容设计应在一个功率转换器的研发初期进行考虑。然而， EMC设计中势必包含一系列的测量误差。这可以从减小耦合路径和增大共模干扰对地的距离等方面考虑。一个产品从设计阶段到模型检验和大批量生产的过程中，对噪声抑制的能力逐渐下降。作为功率转换器设计第一步，在设计阶段就应该分析其电磁干扰的产生，并选择所要采取的抑制方法。目前使用最广泛的是无源滤波器19，但其花费高，收益小，体积大。其他的一些方法，例如扩频调制1014、软开关技术1518在实际中也收效甚微。有源模拟电磁滤波器能进行基本噪声抑制，并且优点是价格低，易使用。然而，它的局限性在于它也需要一些无源器件来完成对噪声的抑制1922。同时，装

3、换器的负阻抗对其稳定性也有很大影响2327。这主要取决于EMI滤波器中无源器件的选取及功率转换器的安装。因此，滤波器的界面阻抗是使转换器稳定的重要条件。并且，无源滤波器尺寸也不固定，随电流变化率、电压变化率等输入参数的变化而变化。而针对花费的减少的要求，功率转换器趋向数字化控制2834。其通常可基于FPGA技术实现数学化的资源开发。Fig. 1.开关功率变换器中DAEF和PEF的应用对比本论文中，将提出一种基于FPGA的电磁干扰抑制技术。它也被称为有源数字滤波器（DAEF）。这项基于FPGA的滤波方法，可弥补之前其他抑制技术的很多不足。针对电磁噪声的共模干扰的抑制效果可与无源滤波器进行对比。在

4、Fig. 2中，噪声的耦合回路针对的大地而不是返回回路。然而，耦合电路到中性点之间的差模干扰也被消弱。事实证明，对开关转换器中共模信号的抑制大多数是非对称的而非对称的。Fig. 1就展示了一个无源滤波器和有源数字滤波器对共模干扰抑制的简易框图。结果表明，随输入电压的变化，无源滤波器的体积不断增加，而有源数字滤波器的体积不变。进而所用PCB板的面积和其质量随之增加。因此，有源数字滤波器在中大电流转换器中有较大竞争优势。Fig.2. 数字有源EMI控制器的结构图因为DAEF可在离散域使用硬件描述语言进行模拟，并且它不依赖于频率；因此，图中有源模拟电磁滤波器不考虑信号相位扭曲35。然而，电路中的输入

5、电容会产生一个无意义的延时，反过来使的噪声发生无意义的转变。本文的框架如下。在第2节中，阐述的是提出的DAEF的整体设计思路和设计原则。在第3节中，传递函数的推导及关键波形的分析。第4、5节中，仿真和实验结果的验证。最后，在第6节进行总结。2. 整体设计思路和设计原则该DAEF的设计目的是消除或最小化电路中产生的不希望的干扰信号。这些干扰信号倾向于流入单元并网系统和配电系统输入轨道。这个有源滤波技术通过改变幅值和频率来仿效随机产生的噪声信号。因此，这个噪声信号要采用高速的ADC采样后进行相位翻转运算。之后，经过DAC转换输出引导EMI无用信号的产生。Fig. 2展示了有源EMI滤波器的整体设计

6、思路。在Fig. 2中，数字EMI滤波器的输入参数为进过高通滤波的噪声电压。这个噪声电压通过高速ADC模块采样，并经过反相器反相进行处理，经DAC模块转换输出。这个转换信号的反馈也会经过一个寄生的低通滤波器滤除高频噪音。其输入电容Cinj也会防止ADC模块被功率转换器加载。表 DAEF组成器件的功耗Fig.3. 基于FPGA的数字EMI滤波器的反馈框图3. 分析和设计方法在很多的期刊杂志上都已经发表无源滤波器的分析和设计流程。他们的优缺点也已经被指出，但体积和功耗的问题还是设计工程师一直考虑的。这就是说，无源滤波器在忽略设计的最优程度的条件下，其体积和功耗会随着电路电压、电流变化率的变化成比例

7、增加。进一步忽略电路自身热耗，DAEF的功耗也比PEF小，详见表1。在本节中，会进一步论证DAEF在EMI抑制上的可行性，系统框图见Fig. 3。闭环系统传递函数为其中，Y（s）为无噪声输入的EMI函数的单位阶跃；X（s）为有噪声输入的EMI函数；X（s）为数据处理后产生的EMI噪音。在理论上，X（s）与X（s）的幅值相等，以得到全部的EMI噪音。然而，事实上，由于电路的寄生参数而无法实现。因此，Y(s)=X(s)X(s)0。K2为相位翻转后的增益；K1为系统增益；H（s）为高通滤波器的拉布拉斯变换的传递函数，为其中，1 =2··f1 =1/(Rs·Cs)为高频滤

8、波器的转折频率。G（s）是RC低通滤波器的拉布拉斯传递函数，为其中，2 =2··f2 =1/(Rinj·Cinj) 为低通滤波器的转折频率。Dzoh(s)为ADC和DAC的零阶保持器（ZOH）的拉布拉斯传递函数。为其中，T为ZOH的采样频率。将s=j带入（4）式得其增益和幅值为于是，ZOH在闭环反馈的作用是增加sin(T/2)的增益和导致一个T/2的相位转换，而这就是一个可忽略的时间延时。将H（s），G（s）和Dzoh（s）分别带入（1）式中得Fig. 3中闭环反馈框图的传函数为（8）式幅值和相位的频率响应详见Fig. 4(a) 和(b)。为了尽可能的减弱噪声干扰

9、，（8）式中反馈传递函数的幅值尽可能的大。这可增加系统增益K1。当K1为100时，理论上可得10kHz到30MHz的噪音可降到50dB以下。事实上，由于寄生参数的存在，只能达到2030dB的效果。系统的增益也因体积而不能超过100 。此时，DAEF相对于PEF的优势将不再明显。在Fig. 4中，在180°处将sine函数发生符号改变，ZOH的频率特性对整体减弱传递函数会有明显影响。Fig.4. 数字有源EMI 滤波器的频率响应。（a）幅值，（b）相位4. 计算机仿真和实验结果本节由PSPICE软件36得到初步仿真结果。需要指出，仿真的目的不是比较转换电路的不同而是比较在仿真和实验环境

10、在DAEF和PEF之间的不同表现。包括DAEF和PEF的整个电路用MATLAB/PSPICE/Modelsim进行协同仿真。在Fig. 5中，方框SLPS中包括这个电路在PSPICE下的仿真。DAEF的运算法则为在MATLAB/Simulink平台下在modelsim方框和整个电路中进行仿真。Fig. 6为PSpice中的转换电路。Fig.5. 仿真电路的反馈框图Fig.6. SLPS MATLAB模型的仿真电路表 AC/DC转换器的仿真参数软件的库文件中有除了50线性阻抗稳定网络（LISN）的绝大多数所需的组合模型。DAEF电路使用库文件中有的ADC，DAC模型构建。这些装置的分辨率为14位

11、，ADC的采样频率设为200MSPS，大约为发射频率为30MHz的EMC上限频率的十倍左右。在这种情况下，香农采样定理没有充分考虑信号幅值和频率的变化。因此，采样过密需要充足和完整的信号离散化。由于位分辨和采样率的问题，达不到采样条件，结果导致DAEF离散化的采样信号（检测出的）和叠加信号（重组的）出现相位误差。转换参数见表II。Fig.7. 无EMI滤波器时的噪声结果Fig.8. 带有无源输入EMI滤波器的噪声结果Fig.9. 带有所述数字输入EMI滤波器的噪音结果首先，在未连接EMI滤波器的情况下进行仿真。之后，加入无源模拟滤波器以便观察输入噪声减弱对这个电路的影响。在第三个模型中，将数字

12、滤波器加入没有无源滤波器的电路中。在所有的仿真模型中，FFT分析是展示LISN检测端口检测电压与噪声电压之间的关系。在Figs. 79中，波形图分别无EMI滤波器，无源滤波器和数字滤波器的情况下EMI的噪声频带。由图可得，有DAEF的情况下，EMI噪声减弱20dB。注意到，在第一个谐振波峰数字滤波器的效果优于PEF。然而，本次试验的目的是通过DAEF找到合适的EMI解决方案替换PEF，只要DAEF的仿真结果优于或等于PEF即可。仿真结果详见表III。5. 实验及结果为了验证前面提出的技术，使用一个带有PFC控制的80W ac/ac开关电源和作为被测部件（UUT）。被测部件的参数见表III。表

13、DAEF和PEF仿真结果的对比表 实验电路参数DAEF的主要部分在表III中列出。因为使用高速的DAC和ADC模块，所以转换器的采样频率要达到30MHz。CPLD/FPGA用来完成对ADC采样信号进行逻辑函数的位取反。赛灵思CPLD的程序使用JTAG和Webpack软件烧写程序。I/O端口的CPLD被设置为DAC和ADC与之间一个界面。CPLD的特征拥有灵活、低功耗和低花费等特点。被测单元的传导发射误差按照CISPR22标准测量。三个测试对象中分别在无任何EMI滤波器，有PEF和仅考虑有源数字滤波器，以及从PCB板上移除PEF等情况下的测量。测试计划见Fig. 10，放大视图见Fig. 11。

14、Fig.10. 误差实验的建立和实施Fig.11. 包括DAEF的实验原型Fig.12. 所述DAEF滤波器的输入和输出电压信号实验中有关概念的证明见后续图片。Fig. 12为DAEF输入输出端口测量波动电压和叠加波动电压。被测单元开关频率和理想频率消弱的EMI噪声波形180°异相。Fig.13. 无滤波器的UUT误差波形图Fig.14. 仅有PEF的UUT误差波形图Fig.15. 仅有DAEF的UUT误差波形图Fig. 13图中波形为没有任何滤波器的被测单元的传导误差频带。幅值达到80dB的高波峰可视为较低频带。Fig. 14图中波形为在被测单元输入端随PEF引入振幅的减弱。同理，

15、Fig. 15 为DAEF的波形。使用此方法可减弱都30dB。表实验误差对比（PEF和DAEF）表V为PEF和DAEF在不同频率上一些波峰的实验对比。Fig. 16为DAEF替换PEF后的噪声消弱效果图，以此来证实此方法的正确性。Fig.16. PEF和DAEF噪声消弱的对比Fig.17. 80W转换器原型中PEF和DAEF的PCB板大小比较Fig. 17为PEF和DAEF实际PCB板尺寸的比较。当使用80W的变换器时，DAEF PCB尺寸为PEF的一半。当使用500W的转换器时，PEF的体积增加，而DAEF的体积不变。这是因为DAEF的体积不决定于转换器的电压和电流变化率。进一步对比，由于D

16、AEF的器件大多使用芯片，所以DAEF的高度要比PEF小。而且，PEF的质量也与转换器的输入电压电流变化率成正比。这些因素又导致所需PCB面积和价格的上升。.总结在本篇论文中，提出了一个以FPGA为基础抑制EMI传导干扰的技术。这项技术使用例如ADC和DAC采样单元对EMI噪声源进行离散变换。这个系统的框架已经说明。混合系统也用部分离散和部分连续进行了分析。系统传递函数也用S域的等式进行表示。对于幅值削弱的传递函数的品质因数也证实在理想带宽内叠加信号增益对其信号衰减有直接影响。最后，对PEF和DAEF进行了仿真和实验，忽略无源EMI方案的不足，可得DAEF的EMI抑制效果等于或优于PEF。然而

17、，DAEF与PEF在价格上仍有较大的劣势。 参考文献：1 K. Raggl, T. Nussbaumer, and J. W. Kolar, “Guideline for a simplifieddifferential-mode EMI filter design,”IEEE Trans. Ind. Electron., vol. 57,no. 3, pp. 10311040, Mar. 2010.2 K. Mainali and R. Oruganti, “Conducted EMI mitigation techniques forswitch-mode power converters

18、: A survey,” IEEE Trans. Power Electron.,vol. 25, no. 9, pp. 23442356, Sep. 2010.3 Y. Maillet, R. Lai, S. Wang, F. Wang, R. Burgos, and D. Boroyevich,“High-density EMI filter design for DC-fed motor drives,” IEEE Trans.Power Electron., vol. 25, no. 5, pp. 11631172, May 2010.4 R. Lai, Y. Maillet, F.

19、Wang, S. Wang, R. Burgos, and D. Boroyevich,“An integrated EMI choke for differential-mode and common-mode noisesuppression,” IEEE Trans. Power Electron., vol. 25, no. 3, pp. 539544,Mar. 2010.5 J.-I. Itoh and F. Hayashi, “Ripple current reduction of a fuel cell for asingle-phase isolated converter u

20、sing a DC active filter with a center tap,”IEEE Trans. Power Electron., vol. 25, no. 3, pp. 550556, Mar. 2010.6 S. Ye, W. Eberle, and Y. F. Liu, “A novel EMI filter design method forswitching power supplies,” IEEE Trans. Power Electron., vol. 19, no. 6,pp. 16681678, Nov. 2004.7 R. D. Middlebrook, “I

21、nput filter considerations in design and applicationof switching regulators,” inProc. IEEE Ind. Appl. Soc. Annu. Meeting,1976, pp. 336382.8 F. L. Martin and F. W. Arthur, “Input filter design for multiple-module DCpower systems,”IEEE Trans. Power Electron., vol. 11, no. 3, pp. 472488,May 1996.9 F. C

22、. Lee and Y. Yuan, “Input-filter design for switching regulators,” IEEETrans. Aerosp. Electron. Syst., vol. AES-15, no. 5, pp. 627634, Sep. 1979.10 G. M. Dousoky, M. Shoyama, and T. Ninomiya, “FPGA-based spread-spectrum schemes for conducted-noise mitigation in DCDC power con-verters: Design, implem

23、entation, and experimental investigation,” IEEETrans. Ind. Electron., vol. 58, no. 2, pp. 429435, Feb. 2011.11 S. Kaboli and J. A. M. Agah, “Application of random PWM technique forreducing the conducted electromagnetic emissions in active filters,” IEEETrans. Ind. Electron., vol. 54, no. 4, pp. 2333

24、2343, Aug. 2007.12 L. A. Barragan, D. Navarro, J. Acero, and I. J. M UrrizaBurdio, “FPGAimplementation of a switching frequency modulation circuit for EMI re-duction in resonant inverters for induction heating appliances,” IEEETrans. Ind. Electron., vol. 55, no. 1, pp. 1120, Jan. 2008.13 F. Mihalic

25、and D. Kos, “Reduced conductive EMI in switched-modeDCDC power converters without EMI filters: PWM versus randomizedPWM,”IEEE Trans. Power Electron., vol. 21, no. 6, pp. 17831794, Nov.2006.14 J. Balcells, A. Santolaria, A. Orlandi, D. Gonzales, and J. Gago, “EMIreduction in switched power converters

26、 using frequency modulation tech-niques,”IEEE Trans. Electromagn. Compat., vol. 47, no. 3, pp. 569576,Aug. 2005.15 P. R. Nabhazsanan, T. Warit, W. Khangern, and S. Nitta, “Analysis ofconducted EMI emission on a soft-switched boost converter using a singleswitch,” inProc. 3rd Int. Symp. Electromagn.

27、Compat., May 2124, 2002,pp. 545548.16 A. Jangwanitlert, J. C. Balda, and K. J. Olejniczak, “Analysis of conductedEMI emissions on a soft-switched full bridge dc-dc converter with a fixedswitching frequency,” inProc. 29th Annu. Conf. IEEE Ind. Electron. Soc.,Nov. 26, 2003, vol. 3, pp. 29062910.17 A.

28、Jangwanitlert and J. Songboonkaew, “Evaluation of conducted EMIemissions on ZVZCS PWM DC-DC converters with a fixed switchingfrequency,” inProc. Int. Conf. Power Electron. Drives Syst., Jan. 1618,2006, vol. 1, pp. 119122.18 Z. Dongbing, D. Y. Chen, and F. C. Lee, “An experimental comparisonof conduc

29、ted EMI emissions between a zero-voltage transition circuitand a hard switching circuit,” inProc. 27th Annu. IEEE Power Electron.Specialists Conf., Jun.2327, 1996, vol. 2, pp. 19921997.19 W. Chen, X. Yang, and Z. Wang, “A novel hybrid common-mode EMIfilter with active impedance multiplication,”IEEE

30、Trans. Ind. Electron.,vol. 58, no. 5, pp. 18261834, May 2011.20 S. Wang, Y. Y. Maillet, F. Wang, D. Boroyevich, and R. Burgos, “In-vestigation of hybrid EMI filters for common-mode EMI suppression ina motor drive system,” IEEE Trans. Power Electron., vol. 25, no. 4,pp. 10341045, Apr. 2010.21 W. Chen

31、, X. Yang, and Z. Wang, “An active EMI filtering techniquefor improving passive filter low frequency performance,” IEEE Trans.Electromagn. Compat., vol. 48, no. 1, pp. 172177, Feb. 2006.22 J. Biela, A. Wirthmueller, R. Waespe, M. L. Heldwein, K. Raggl, andJ. W. Kolar, “Passive and active hybrid inte

32、grated EMI filters,” IEEETrans. Power Electron., vol. 24, no. 5, pp. 13401349, May 2009.23 M. U. Iftikhar, D. Sadarnac, and C. Karimi, “Input filter damping designfor control loop stability of DC-DC converters,” inProc. IEEE Int. Symp.Ind. Electron., Jun. 47, 2007, pp. 353358.24 R. Vimala, K. Baskar

33、an, and K. R. Aravind Britto, “Impedance compat-ibility analysis of EMI filter based on circuit model,” in Proc. 10th Int.Conf. Electromagn. Interference Compat., Nov. 2627, 2008, pp. 2732.25 W. Chen, X. Yang, and Z. Wang, “Analysis of insertion loss and impedancecompatibility of hybrid EMI filter b

34、ased on equivalent circuit model,”IEEE Trans. Ind. Electron., vol. 54, no. 4, pp. 20572064, Aug. 2007.26 K. Louati, D. Sadarnac, and C. Karimi, “Input filter influence on the controlstability of DC/DC converters,” inProc. IEEE Int. Symp. Ind. Electron.,May 47, 2004, vol. 2, pp. 11651171.27 B. Choi a

35、nd B. H. Cho, “Intermediate line filter design to meet bothimpedance compatibility and EMI specifications,” IEEE Trans. PowerElectron., vol. 10, no. 5, pp. 583588, Sep. 1995.28 Y. Qiu, H. Liu, and X. Chen, “Digital average current-mode control ofPWM DCDC converters without current sensors,” IEEE Tra

36、ns. Ind.Electron., vol. 57, no. 5, pp. 16701677, May 2010.29 M. Barai, S. Sengupta, and J. Biswas, “Digital controller for DVS-enabledDCDC converter,”IEEE Trans. Power Electron., vol. 25, no. 3, pp. 557573, Mar. 2010.30 A. de Castro and E. Todorovich, “High resolution FPGA DPWM basedon variable clock phase shifting,” IEEE Trans. Power Electron., vol. 25,no. 5, pp. 11151119, May 2010.31 L. Corradini, P. Mattavel