半导体集成电路复习总结(1)

1、1、 隐埋层杂质的选择原则；杂质固溶度大，以使集电极串联电阻降低；高温时在硅中的扩散系数要小，以减小外延时隐埋层杂质上推到外延层的距离；与硅衬底晶格匹配好，以较小应力 因此最理想的隐埋层杂质是砷（As）2、 外延层厚度包括哪几个部分，公式里的四项分别指什么？延层厚度应满足 Tepi>Xjc+Xmc+TBL-up+Tepi-ox 集区扩散结深Xjc 、集电极耗尽区宽度Xmc、埋层扩散上推距离TBL-up和为外延淀积后各道工序生成的氧化层所消耗的外延层的厚度tepi-ox;3、 双极集成电路工艺中的七次光刻和四次扩散分别指什么？七次光刻：N+隐埋层扩散孔光刻；P+隔离扩散孔光刻；P型基区扩散

2、孔光刻；N+发射区扩散孔光刻；引线接触孔光刻；金属化内连线光刻；压焊块光刻；四次扩散：隐埋层扩散；P型隔离扩散；P型基区扩散；N+发射区扩散；4、 集成和分立的双极型晶体管结构上有何区别？在pn结隔离工艺中，典型NPN集成晶体管的结构是四层三结构，（NPN管高浓度N型扩散发射区，NPN管P型扩散基区，n型外延层（PNP管集电极），p型衬底 EB结BC结CS结）而分立的是三层二结结构5、 扩散电阻最小条宽的确定原则；（P58）设计规则决定的最小扩散条宽Wmin工艺水平和电阻精度要求所决定的最小电阻条宽Wr，min流经电阻的最大电流决定Wr，min分析了对电阻最小条宽的三种限制，在设计扩散电阻的最

3、小条宽时应取其中最大的一个6、 SBD与普通二极管的相比，有哪些特点？SDB的正向导通压降Uth小;小注入时SDB是多子导电器件，改变电压时，响应速度快；SBD的反向饱和电流Ids大;SDB正向电压温度系数小；7、 集成电阻器和电容器的优缺点；（P55）优点：元件间的匹配及温度跟踪好缺点：精度低，绝对误差大；可制作范围有限，不能太大，也不能太小；温度系数较大；占用的芯片面积大，成本高；11、横向PNP管的直流电流放大倍数小的原因；(P31-34)存在纵向PNP的影响 A.在图形设计上减少发射区面积与周长之比 B在工艺上可采用增大结深及采用埋层工艺等方法横向PNP管本身结构上的限制 A.其横向平

4、均基区宽度不可能做得太小 B.发射极注入效率低 C.表面复合影响大12、减小NPN晶体管中的集电极串联电阻rCS的方法；（P24）在工艺设计上，采用加埋层的方法以减小rcs ，在满足工作电压要求情况下减小外延层电阻率和厚度，采用深N+集电极接触扩散以减小rcs。在版图设计上，电极顺序采用BEC排列来减小LEC ，以减小rc2 ，采用双集电极或马蹄形集电极图形减小rc2，但芯片面积及寄生电容增大了。13、衬底PNP的特点；（P37）纵向PNP管的C区为整个电路的公共衬底，直流接最负电位，交流接地。适用范围有限，只能用作集电极接最负电位的射极跟随器。晶体管作用发生在纵向，各结面较平坦，发射区面积可

5、以做得较大，工作电流比横向PNP大。 因为衬底作集电区，所以不存在有源寄生效应，故可以不用埋层。外延层作基区，基区宽度较大，且硼扩散p 型发射区的方块电阻较大，因此基区输运系数和发射效率较低，电流增益较低。由于一般外延层电阻率epi较大，使基区串联电阻较大。14、集成二极管中最常用的是哪两种，具体什么特点？（P40）集成齐纳二极管：反向工作的BC短接二极管，没有寄生PNP效应，且储存时间最短，正向压降低；次表面齐纳管：单独BC结二极管，不需要发射结，面积可以做得很小，结电容小，开关时间短，正向压降也很低，且击穿电压高15、SCT的工作特点？（P43）（1）当SCT工作于正向工作区或截止区时，有

6、（VBE>0 VBC<0或VBE<0 VBC<0）SBD处于反偏状态，可以忽略其作用，此时SCT相当于一般的NPN管（2）当SCT工作于反向工作区或饱和区时，VBC>0，此时又可分为两种情况：VBC小于SBD的导通压降，SBD仍未导通，所以IB，=IB。VBC大于SBD的导通压降，于是SBD导通，IB被分流，晶体管的VBC被钳位0.45V16、MOS集成电路工艺中提高场开启电压的方法？（P46）加厚场氧化层的初始厚度，并严格控制随后加工中的腐蚀量。在场区注入（或扩散）与衬底同型的杂质，以提高衬底表面浓度，但掺入杂质要适当。1. CMOS反相器设计采用两种准则：对称

7、波形设计准则；准对称波形准则。3饱和E/E自举反相器的输出高电平比电源电压低一个开启电压；耗尽负载反相器，负载管为耗尽型MOSFET，其栅源短接。4.有比反相器和无比反相器（P119）有比反相器在输出低电平时，驱动管和负载管同时导通，其输出低电平由驱动管的导通电阻RON和负载管的等效电阻REL的分压决定。为了保持足够低的低电平，两个等效电阻应保持一定的比值；无比反相器在输出低电平时，只有驱动管导通，负载管是截止的，在理想的情况下，其输出低电平等于零。5 什么是导电因子，其值是多少？导电因子：6 CMOS反相器三个工作区之间的关系（P122）8.CMOS反相器功耗的组成？（P129）由动态功耗P

8、D和静态功耗Ps组成；动态功耗：开关瞬态电流造成的功耗PA 负载电容的充电和放电造成的功耗PT；静态功耗：反向漏电流造成的功耗；9.噪声容限是指与输入输出特性密切相关的参数.通常用低噪声容限和高噪声容限来确定 高电平噪声容限：驱动门最小输出高电平与接收门最小输入高电平之差的绝对值VNMH=|VOH，min-VIH，min |低电平噪声容限：驱动门最大输出低电平与被驱动门的最大输入低电平之差的绝对值VNML=|IL，max-VOL，max|10. CE理论：器件尺寸可以减小寄生电容和沟道长度，从而改善电路的性能和集成度。MOS器件尺寸缩小后，会引入一系列的端沟道和窄沟道效应。MOS器件“按比例缩

9、小”的理论是建立在器件中的电场迁移和形状在器件尺寸缩小后保持不变的基础之上，称为恒定电场理论，简称CE理论。（P136）11考虑一个电阻负载反相器电路：VDD=5V，KN=20uA/V2 ，VT0=0.8V，RL=200K，W/L=2。计算VTC曲线上的临界电压值（VOL、VOH、VIL、VIH）及电路的噪声容限，并评价该直流反相器的设计质量。解：KN=KN(W/L)=40uA/V2 KNRL=8V-1Vin<VT0时，驱动管截止，Vout= VOH= VDD=5VVOL=VDD-VT0+1/KNRL-=0.147VVIL= VT0+1/KNRL=0.925VVIH=VT0+-1/KNR

10、L=1.97VVNML=VIL-VOL=0.78V VNMH=VOH-VIH=3.03V VNML过小，会导致识别输入信号时发生错误。为得到较好的抗噪声性能，较低的信号噪声容限应至少为VDD的1/4，即VDD=5V时取1.25V。116.第160页表8.117.动态门电路解决电荷再分配的方法（p159）使MOS管电路中总的内部节点电容应小于一个限定的值，输出电容Co和内部电容Ci的比值至少应为10：1，使的输出电压不可能造成下一级门的错误动作；如果需要一个很大的MOS管电路，可以在输出端附加一个电容；采用或非结构也有助于减小电荷再分配效应；对内部节点电容进行预充电。19.传输门电路主要类型（p

11、161）NMOS型、全传输门型、CMOS型、PMOS上拉管型21.课后习题8.4和8.524.存储器的分类及组成（p192）结构：存储体、地址译码器、读写电路25.掩膜编程ROM工作原理（P194）26.现场可编程ROM分类及其结构(P198)PROM一般采用双极型电路分类：熔丝型PROM、结破坏（击穿型）PROM27.各类MOS单级放大电路的特点（P260）共源放大器 E/E放大器 E/D放大器 MOS源跟随器共栅放大器共源共栅放大器固定栅式CMOS放大器CMOS互补放大器电阻负载MOS放大器（共源放大器）电阻作为负载元件的缺点：高增益要求大阻值电阻值存在很大偏差，不易控制E/E放大器（二极

12、管负载）栅漏相接，工作在饱和区,M1、M2都工作在饱和区，M1为放大管，M2为负载管； E/D放大器负载管N2栅源短接，VGS=0，E/D放大器的增益受衬偏调制效应的影响显著，通过减小负载管的衬偏调制作用，可以获得较高增益； MOS源跟随器（共漏级放大器）具有输入阻抗高，输出阻抗低，电压增益小于近于1的特点；共栅放大器输出与输入相同，且输入阻抗很低；输出阻抗高，故可用作电流源；高频特性好，无电容Miller效应； 共源共栅（cascode）放大器M1、M2组成共栅电路，M3为负载管，共源共栅放大器可以削弱放大管M1的电容影响，有利于展宽频带，并可以起到信号与负载的隔离作用；CMOS放大器（1）

13、 固定栅式CMOS放大器其中NMOS管M1为放大管，PMOS管M2为负载管，PMOS管的栅接固定电位VB，输入信号只加到NMOS管的栅源上，由于阱的隔离作用，两个MOS管的衬底可以分别接到各自的源上，因而基本上消除了因衬底效应而导致的性能退化。（2）CMOS互补放大器在相同工作电流下，电压增益远高于E/E、E/D放大器，输出电阻也比它们的高，而且有两种性能相接近的互补管子，可以使许多模拟电路简化；缺点是工艺复杂、占用管芯面积较大；28.精密匹配电流镜能达到精密匹配是由于采用以下几个措施：增加了T3射随器缓冲，改善了IB引入的电流传输差；利用R1=R2的负反馈，减小VBE引入的电流差；为抵消IB

14、3的影响，在T2的集电极增加射极跟随器T4，利用T4的,抵消IB3，进一步提高了Ir和Io的对称性29.电流镜镜像电流的计算(P272)30.采用有源负载的放大器的优点？ 有源负载的交流阻抗rAC很大，所以使每级放大器的电压增益AV提高。因而可以减少放大器的级数。简化频率补偿；有源负载的直流电阻RDC很小，所以为获得高的电压增益AV不需要很高的电源电压，因而有源负载放大器可以在低压、小电流下工作；运放采用有源负载差分输入级，可不需要额外原件，即可实现“单端化”31.集成运放有四部分组成：差分输入级、中间增益级、推挽输出级和各级的偏置电路32.模拟集成电路对输出级的要求主要是：输出电压或输出电流幅度大，能向负载输出规定数量的功率，而且静态功耗小；输入阻抗高、输出阻抗低，在前级放大器和外接负载间进行隔离；能满足频率响应的要求；具有过载和短路保护33.集成运放的版图设计过程与数字集成电路一样，也分为几个步骤：划分隔离区；元器件图形和尺寸设计（晶体管的图形尺寸；电阻的设计；电容的设计）；布局和布线（力求原件排列紧凑减小寄生效应影响；对要求对称的元件尽量对称；采用热设计的方法；引出端的