数字电子技术基础第七章(第五版)

1、精选ppt存储器、复杂可编程逻辑器 和现场可编程门阵列7.1 只读存储器只读存储器7.2 随机存取存储器随机存取存储器7.3 复杂可编程逻辑器件复杂可编程逻辑器件*7.4 现场可编程门阵列*7.5 用EDA技术和可编程器件的设计例题精选ppt教学基本要求：教学基本要求： 掌握半导体存储器字、位、存储容量、地址等基本掌握半导体存储器字、位、存储容量、地址等基本概念。概念。 掌握掌握RAM、ROM的工作原理、容量扩展及典型应的工作原理、容量扩展及典型应用。用。 了解存储器的存储单元的组成及工作原理。了解存储器的存储单元的组成及工作原理。精选ppt概概 述述半导体存贮器能存放大量二值信息的半导体器件

2、。半导体存贮器能存放大量二值信息的半导体器件。可编程逻辑器件是一种通用器件，其逻辑功能是由用户可编程逻辑器件是一种通用器件，其逻辑功能是由用户通过对器件的编程来设定的。它具有集成度高、结构灵通过对器件的编程来设定的。它具有集成度高、结构灵活、处理速度快、可靠性高等优点。活、处理速度快、可靠性高等优点。存储器的主要性能指标存储器的主要性能指标读取速度快读取速度快存储时间短存储时间短存储数据量大存储数据量大存储容量大存储容量大精选ppt7.1 只读存储器只读存储器7.1 .1 ROM的的 定义与基本结构定义与基本结构7.1.2 两维译码两维译码7.1.3 可编程可编程ROM7.1.4 集成电路集成

3、电路ROM7.1.5 ROM的读操作与时序图的读操作与时序图7.1.6 ROM的应用举例的应用举例精选ppt存储器存储器 RAM (Random-Access Memory) ROM(Read-Only Memory)RAM(随机存取存储器随机存取存储器): 在运行状态可以随时进行读或写操作。在运行状态可以随时进行读或写操作。 存储的数据必须有电源供电才能保存存储的数据必须有电源供电才能保存, 一旦掉电一旦掉电, 数据全部丢失。数据全部丢失。ROM(只读存储器只读存储器)：在正常工作状态只能读出信息。：在正常工作状态只能读出信息。 断电后信息不会丢失，常用于存放固定信息（如程序、常数等）。断电

4、后信息不会丢失，常用于存放固定信息（如程序、常数等）。固定固定ROM可编程可编程ROMPROMEPROME2PROMSRAM(Static RAM)：静态：静态RAMDRAM (Dynamic RAM)：动态动态RAM7.1 只读存储器只读存储器精选ppt几个基本概念：几个基本概念：存储容量（存储容量（M)：存储二值信息的总量。：存储二值信息的总量。字数：字的总量。字数：字的总量。字长（位数）：表示一个信息的多位二进制码称为一个字，字长（位数）：表示一个信息的多位二进制码称为一个字， 字的位数称为字长。字的位数称为字长。存储容量（存储容量（M)字数字数位数位数地址：每个字的编号。地址：每个字的

5、编号。字数字数=2n （n为存储器外部地址线的线数）为存储器外部地址线的线数） Y0 Y1 Y7 A4 X1 X31 X0 列列 地地 址址 译译 码码 器器 行行 地地 址址 译译 码码 器器 A5 A3 A2 A1 A0 A6 A7 M=256x4精选ppt 只读存储器，工作时内容只能读出，不能随时写入，所以只读存储器，工作时内容只能读出，不能随时写入，所以称为只读存储器。称为只读存储器。(Read-Only Memory)ROM的分类的分类按写入情况划分按写入情况划分 固定固定ROM可编程可编程ROMPROMEPROME2PROM按存贮单元中按存贮单元中器件划分器件划分 二极管二极管RO

6、M三极管三极管ROMMOS管管ROM7.1 .1 ROM的的 定义与基本结构定义与基本结构精选ppt存储矩阵存储矩阵7.1.1 ROM的定义与基本结构的定义与基本结构数据输出数据输出控制信号输入控制信号输入输出控制电路输出控制电路 地址译码器地址译码器地址输入地址输入地址译码器地址译码器存储矩阵存储矩阵输出控制电路输出控制电路精选ppt1）ROM结构示意图结构示意图 D3 D2 D1 D0 +5V R R R R OE A0 A1 A1 A0 Y0 Y1 Y2 Y3 2 线线- -4 线线 译译码码器器 存储存储矩阵矩阵位线位线字线字线输出控制电路输出控制电路M=4 4地址译码器地址译码器精选

7、ppt D3 D2 D1 D0 +5V R R R R OE A0 A1 A1 A0 Y0 Y1 Y2 Y3 2 线线- -4 线线 译码器译码器 字线与位线的交点都是一个字线与位线的交点都是一个存储单元。交点处有二极管存储单元。交点处有二极管相当存相当存1 1，无二极管相当存，无二极管相当存0 0当当OE=1时输出为高阻状态时输出为高阻状态000101111101111010001101地地 址址A1A0D3D2D1D0内内 容容当当OE=0时时精选ppt A6 A7 A4 A5 D0 +VDD R R R R Y0 Y1 Y14 Y15 4线线 | 1 16 6线线 译译码码器器 1 16

8、 6 线线-1线线数数据据选选择择器器 A2 A3 A0 A1 A2 A3 A0 A1 S2 S3 S0 S1 I0 I1 I14 I15 Y 字线字线存储存储矩阵矩阵位线位线字线与位线的字线与位线的交点都是一个交点都是一个存储单元。存储单元。交点处有交点处有MOS管相当存管相当存0，无，无MOS管管相当存相当存1。7.1.2 两维译码两维译码该存储器的容量该存储器的容量=?精选ppt 有一种可编程序的有一种可编程序的 ROM ROM ，在出厂时全部，在出厂时全部存储存储 “1”1”，用户可根据需要将某些单元改写为，用户可根据需要将某些单元改写为 “0”,0”,但是，只能改写一次，称为但是，只

9、能改写一次，称为 PROMPROM。字线字线位位线线熔熔断断丝丝 若将熔丝烧断，若将熔丝烧断，该单元则变成该单元则变成“0”0”。显然，一旦烧断后不显然，一旦烧断后不能再恢复。能再恢复。二、可二、可编程编程ROMROM（PROMPROM）精选ppt三、可擦除可编程三、可擦除可编程ROM（EPROM） 当浮栅上带有负电荷时，则衬底表面感应的是正当浮栅上带有负电荷时，则衬底表面感应的是正电荷，这使得电荷，这使得MOS管的开启电压变高，如果给控制管的开启电压变高，如果给控制栅加上同样的控制电压，栅加上同样的控制电压，MOS管仍处于截止状态。管仍处于截止状态。SIMOS管利用浮栅是管利用浮栅是否累积有

10、负电荷来存否累积有负电荷来存储二值数据。储二值数据。存储单元采用存储单元采用N沟道叠栅管沟道叠栅管(SIMOS)。其结构如下：。其结构如下：写入数据前，浮栅不带写入数据前，浮栅不带电荷，要想使其带负电电荷，要想使其带负电荷，需在漏、栅级上加荷，需在漏、栅级上加足够高的电压足够高的电压25V即可。即可。若想擦除，可用紫外线或若想擦除，可用紫外线或X射线，距管子射线，距管子2厘米处照厘米处照射射15-20分钟。分钟。 当浮栅上没有电荷时，给控制栅加上控制电压，当浮栅上没有电荷时，给控制栅加上控制电压，MOS管导通管导通.精选ppt7.1.3 可编程可编程ROM（256X1位位EPROM）256个存

11、储单元排成个存储单元排成16 16的矩阵的矩阵行译码器从行译码器从16行中选出要行中选出要读的一行读的一行列译码器再从选中的一行存列译码器再从选中的一行存储单元中选出要读的一列的储单元中选出要读的一列的一个存储单元。一个存储单元。如选中的存储单元的如选中的存储单元的MOS管管的浮栅注入了电荷，该管截的浮栅注入了电荷，该管截止，读得止，读得1；相反读得；相反读得0精选ppt与与EPROMEPROM的区别是：的区别是：浮栅延长区与漏浮栅延长区与漏区区N+N+之间的交叠之间的交叠处有一个厚度约处有一个厚度约为为80A (80A (埃埃) )的薄的薄绝缘层。绝缘层。四、隧道MOS管 E2PROM可用电

12、擦除信息，以字为单位，速度高，可重可用电擦除信息，以字为单位，速度高，可重复擦写复擦写1 1万次。万次。精选ppt与与EPROMEPROM的区别是的区别是: : 1. 1.闪速存储器存储单闪速存储器存储单元元MOSMOS管的源极管的源极N N+ +区大于区大于漏极漏极N N+ +区，而区，而SIMOS (NSIMOS (N沟沟道叠栅管道叠栅管) )管的源极管的源极N+N+区区和漏极和漏极N N+ +区是对称的；区是对称的； 2. 2. 浮栅到浮栅到P P型衬底间型衬底间的氧化绝缘层比的氧化绝缘层比SIMOSSIMOS管管的更薄。的更薄。五、快闪存储器 Flash Memory精选ppt7.1.

13、4 集成电路集成电路ROM D7 D0 PGM 输输出出缓缓冲冲器器 Y 选选通通 存存储储阵阵列列 CE OE 控控制制逻逻辑辑 Y 译译码码 X 译译码码 A16 A0 VPP GND VCC AT27C010， 128K 8位位ROM 精选ppt CEOEPGM工作模式A16 A0VPPD7 D0读00XAiX数据输出输出无效X1XXX高阻等待1XXAiX高阻快速编程010AiVPP数据输入编程校验001AiVPP数据输出精选ppt7.1.5 ROM的读操作与时序图的读操作与时序图（2）加入有效的片选信号）加入有效的片选信号CEOE（3）使输出使能信号）使输出使能信号 有效，经过一定延时

14、后，有效数有效，经过一定延时后，有效数据出现在数据线上；据出现在数据线上；CEOE（4）让片选信号）让片选信号 或输出使能信号或输出使能信号 无效，经过一定延时无效，经过一定延时后数据线呈高阻态，本次读出结束。后数据线呈高阻态，本次读出结束。（1）欲读取单元的地址加到存储器的地址输入端；）欲读取单元的地址加到存储器的地址输入端； tCE tAA 读读出出单单元元的的地地址址有有效效 CE tOE OE D7 D0 数数据据输输出出有有效效 tOZ tOH A16 A0 精选ppt（1） 用于存储固定的专用程序用于存储固定的专用程序（2） 利用利用ROM可实现查表或码制变换等功能可实现查表或码制

15、变换等功能 查表功能查表功能 查某个角度的三角函数查某个角度的三角函数 把变量值（角度）作为地址码，其对应的函数值作为把变量值（角度）作为地址码，其对应的函数值作为存放在该地址内的数据，这称为存放在该地址内的数据，这称为 “造表造表”。使用时，。使用时，根据输入的地址根据输入的地址(角度角度)，就可在输出端得到所需的函数，就可在输出端得到所需的函数值，这就称为值，这就称为“查表查表”。 码制变换码制变换 把欲变换的编码作为地址，把最终的把欲变换的编码作为地址，把最终的目的编码作为相应存储单元中的内容即可。目的编码作为相应存储单元中的内容即可。7.1.6 ROM的应用举例的应用举例精选pptCI

16、3 I2 I1 I0二进制码O3O2O1O0格雷码CI3 I2 I1 I0格雷码O3O2O1O0二进制码00 0 0 00 0 0 010 0 0 00 0 0 000 0 0 10 0 0 110 0 0 10 0 0 100 0 1 00 0 1 110 0 1 00 0 1 100 0 1 10 0 1 010 0 1 10 0 1 000 1 0 00 1 1 010 1 0 00 1 1 100 1 0 10 1 1 110 1 0 10 1 1 000 1 1 00 1 0 110 1 1 00 1 0 000 1 1 10 1 0 010 1 1 10 1 0 101 0 0 0

17、1 1 0 011 0 0 01 1 1 101 0 0 11 1 0 111 0 0 11 1 1 001 0 1 01 1 1 111 0 1 01 1 0 001 0 1 11 1 1 011 0 1 11 1 0 101 1 0 01 0 1 011 1 0 01 0 0 001 1 0 11 0 1 111 1 0 11 0 0 101 1 1 01 0 0 111 1 1 01 0 1 101 1 1 11 0 0 011 1 1 11 0 1 0用用ROM实现二进制码与格雷码相互转换的电路实现二进制码与格雷码相互转换的电路 精选pptC(A4)I3 I2 I1 I0(A3A2A1

18、A0)二进制码O3O2O1O0(D3D2D1D0)格雷码C(A4)I3 I2 I1 I0(A3A2A1A0) 格雷码O3O2O1O0(D3D2D1D0)二进制码00 0 0 00 0 0 010 0 0 00 0 0 000 0 0 10 0 0 110 0 0 10 0 0 100 0 1 00 0 1 110 0 1 00 0 1 100 0 1 10 0 1 010 0 1 10 0 1 000 1 0 00 1 1 010 1 0 00 1 1 100 1 0 10 1 1 110 1 0 10 1 1 000 1 1 00 1 0 110 1 1 00 1 0 000 1 1 10

19、1 0 010 1 1 10 1 0 101 0 0 01 1 0 011 0 0 01 1 1 101 0 0 11 1 0 111 0 0 11 1 1 001 0 1 01 1 1 111 0 1 01 1 0 001 0 1 11 1 1 011 0 1 11 1 0 101 1 0 01 0 1 011 1 0 01 0 0 001 1 0 11 0 1 111 1 0 11 0 0 101 1 1 01 0 0 111 1 1 01 0 1 101 1 1 11 0 0 011 1 1 11 0 1 0C=A4I3 I2 I1 I0=A3A2A1A0O3O2O1O0=D3D2D1D

20、0精选ppt A4 A3 A2 A1 C I3 I2 I1 ROM D1 D2 D3 D4 CE OE A0 I0 O3 O2 O1 O0 用用ROM实现二进制码与格雷码相互转换的电路实现二进制码与格雷码相互转换的电路 精选ppt7.2 随机存取存储器（RAM）7.2.1 7.2.1 RAM RAM的结构与工作原理的结构与工作原理*8.1.3 RAM举例7.2.27.2.2 RAM RAM存储容量的扩展存储容量的扩展 RAM存储单元（存储单元（SRAM、DRAM） RAM的基本结构的基本结构 字长（位数）的扩展字长（位数）的扩展 字数的扩展字数的扩展8.1.0 概述（分类）精选ppt7.2.1

21、 RAM7.2.1 RAM的结构与工作原理的结构与工作原理 存储矩阵用于存放二进制数，一个单元放一位，排列成存储矩阵用于存放二进制数，一个单元放一位，排列成矩阵形式。矩阵形式。 读读/ /写控制电路完成对选中的存储单元进行读出或写入数据写控制电路完成对选中的存储单元进行读出或写入数据的操作。把信息存入存储器的过程称为的操作。把信息存入存储器的过程称为“写入写入”操作。反之，操作。反之，从存储器中取出信息的过程称为从存储器中取出信息的过程称为“读出读出”操作。操作。 地址译码器的作用是对外部输入的地址码进行译码，以便地址译码器的作用是对外部输入的地址码进行译码，以便唯一地选择存储矩阵中的一个存储

22、单元。唯一地选择存储矩阵中的一个存储单元。1. RAM1. RAM的基本结构的基本结构图图 8.1.4存储矩阵存储矩阵读读/写控制电路写控制电路 译码器译码器数据输入数据输入/输出输出地址输入地址输入控制信号输入控制信号输入( CS 、R/W)精选ppt 存存储储单单元元 Y0 Y1 Y7 A4 X1 X31 X0 列列 地地 址址 译译 码码 器器 行行地地址址译译码码器器 A5 A3 A2 A1 A0 A6 A7 例如：容量为2561 的存储器（1 1）地址译码器）地址译码器8根列地址根列地址选择线选择线32根行地址根行地址选择线选择线32 8 =256个存储单元个存储单元译码译码方式方式

23、单译码单译码 双译码双译码 -n位地址构成位地址构成 2n 条地址线。若条地址线。若n=10，则有，则有1024条地址线条地址线- 将地址分成两部分，分别由行译码器和列译码器共同译码将地址分成两部分，分别由行译码器和列译码器共同译码 其输出为存储矩阵的行列选择线，由它们共同确定欲选择其输出为存储矩阵的行列选择线，由它们共同确定欲选择 的地址单元。的地址单元。若给出地址A7-A0=001 00001，将选中哪个存储单元读/写？精选ppt 存存储储单单元元 Y0 Y1 Y7 A4 X1 X31 X0 列列 地地 址址 译译 码码 器器 行行地地址址译译码码器器 A5 A3 A2 A1 A0 A6

24、A7 若容量为2564 的存储器，有256个字，8根地址线A7-A0，但其数据线有4根，每字4位。8根列地根列地址选择线址选择线32根行地根行地址选择线址选择线1024个个存储单存储单元元 若给出地址A7-A0 = 000 11111，哪个单元的内容可读/写？ 精选ppt T8 T7 VDD VGG T6 T1 T4 T2 T5 T3 Yj (列选择线列选择线) Xi (行选择线行选择线) 数数据据线线 数数据据线线 D D 位位线线 B 位位线线 B 存储存储单元单元 （2 2） 存储矩阵存储矩阵 静态静态RAM存储单元（SRAM）-以六管静态以六管静态存储单元为例基本基本RS触发器触发器控

25、制该单元与位线控制该单元与位线的通断的通断控制位线与数据线的通断控制位线与数据线的通断X Xi i =0=0，T T5 5、T T6 6截截止，触发器与位止，触发器与位线隔离。线隔离。 T T1 1-T-T6 6构成一个存构成一个存储单元。储单元。T3T3、T4T4为负为负载，载，T1T1、T2T2为基本为基本RSRS触发器触发器。来自行地址译来自行地址译码器的输出码器的输出精选ppt T8 T7 VDD VGG T6 T1 T4 T2 T5 T3 Yj (列选择线列选择线) Xi (行选择线行选择线) 数数据据线线 数数据据线线 D D 位位线线 B 位位线线 B 存储存储单元单元 （2 2

26、） 存储矩阵存储矩阵Xi =1，T5、T6导通，触发器与导通，触发器与位线接通。位线接通。Yj =1，T7 、T8均导通，触发器均导通，触发器的输出与数据线的输出与数据线接通，该单元数接通，该单元数据可传送。据可传送。来自列地址译来自列地址译码器的输出码器的输出 静态静态RAM存储单元（SRAM）-以六管静态以六管静态存储单元为例来自行地址译来自行地址译码器的输出码器的输出精选ppt G1 & G2 G3 WR/ R C VDD T3 T2 T1 DO DI “读读” 位位 线线 “写写” 位位 线线 存存储储单单元元 Yj (列列选选择择线线) Xi (行行选选择择线线) 写写入入刷

27、刷新新控控制制 T4 T5 & *动态动态RAM存储单元（存储单元（DRAM）-以三管和单管动态存储单元为例三管动态RAM存储单元电路如图: 由于漏电流的由于漏电流的存在，电容上存储存在，电容上存储的数据（电荷）不的数据（电荷）不能长久保存，因此能长久保存，因此必须定期给电容补必须定期给电容补充电荷，以避免存充电荷，以避免存储数据的丢失，这储数据的丢失，这种操作称为种操作称为再生或再生或刷新。刷新。 下面分三个过程讨论：下面分三个过程讨论：写入数据写入数据读出数据读出数据刷新数据刷新数据存储数据的电容存储数据的电容存储单元存储单元写入数据写入数据的控制门的控制门读出数据读出数据的控制门

28、的控制门写入刷新写入刷新控制电路控制电路精选ppt G1 & G2 G3 WR/ R C VDD T3 T2 T1 DO DI “读读” 位位 线线 “写写” 位位 线线 存存储储单单元元 Yj (列列选选择择线线) Xi (行行选选择择线线) 写写入入刷刷新新控控制制 T4 T5 & 写入数据：写入数据：当当Xi Yj 1时，时，T1、 T3、 T4、 T5均导均导通，此时可以对存储通，此时可以对存储单元进行存取操作。单元进行存取操作。若若DI0，电容充电；，电容充电；若若DI1，电容放电。，电容放电。 当当Xi Yj 0时，时，写入的数据由写入的数据由C保存。保存。R/W=

29、0,G1导通，导通，G2截止截止输入数据输入数据DI经经G3反相，反相，被存入电容被存入电容C中。中。&精选ppt G1 & G2 G3 WR/ R C VDD T3 T2 T1 DO DI “读读” 位位 线线 “写写” 位位 线线 存存储储单单元元 Yj (列列选选择择线线) Xi (行行选选择择线线) 写写入入刷刷新新控控制制 T4 T5 & 读出数据：当当Xi Yj 1时，时，T1、 T3、 T4、 T5均导均导通，此时可以对存储单通，此时可以对存储单元进行存取操作。元进行存取操作。 读位线信号分两路，读位线信号分两路，一路经一路经T5 由由DO 输出输出 ；另

30、一路经另一路经G2、G3、T1对存储单元刷新。对存储单元刷新。 R/W=1,G2导通，导通，G1截止，截止，若若C上充有电荷，上充有电荷，T2导通，读位线输出数导通，读位线输出数据据0；反之，；反之， T2截止，截止，输出数据输出数据1。&精选ppt G1 & G2 G3 WR/ R C VDD T3 T2 T1 DO DI “读读” 位位 线线 “写写” 位位 线线 存存储储单单元元 Yj (列列选选择择线线) Xi (行行选选择择线线) 写写入入刷刷新新控控制制 T4 T5 & 刷新数据： 若读位线为低电平，若读位线为低电平，经过经过G3反相后为高电平，反相后为高电

31、平，对电容对电容C充电；充电；& 若读位线为高电平，若读位线为高电平，经过经过G3反相后为低电反相后为低电平，电容平，电容C放电；放电；当当R/W=1,且且Xi=1时，时，C上的数据经上的数据经T2 、T3到达到达“读读”位线，然位线，然后经写入刷新控制电后经写入刷新控制电路对存储单元刷新。路对存储单元刷新。 此时此时, ,Xi有效，整个一行存储单元被刷新。由于列选有效，整个一行存储单元被刷新。由于列选择线择线Yj无效，因此数据不被读出。无效，因此数据不被读出。 精选ppt 单管动态单管动态RAM存储单元电路如图：存储单元电路如图： CS T 位位 线线 存存储储电电容容 Xi (行行

32、选选择择线线) CW 杂杂散散电电容容 当当T T导通时，电容导通时，电容CSCS上的信息被传送到位上的信息被传送到位线上，或者位线上的数线上，或者位线上的数据写入据写入CSCS中。中。 读出时，由于读出时，由于CWCW的存的存在，且在，且CWCSCWCS，使位线上，使位线上得到的电压远小于得到的电压远小于CSCS上原上原来存储的电压，因此，需来存储的电压，因此，需经读出放大器对输出信号经读出放大器对输出信号进行放大；同时，由于进行放大；同时，由于CSCS上的电荷减少，必须每次上的电荷减少，必须每次读出后要及时对读出单元读出后要及时对读出单元进行刷新进行刷新精选ppt T7 Yi T8 Yi

33、& & R/ W CS I/O 1 1 2 3 4 5 D D （3 3）片选信号与读）片选信号与读/ /写控制电路写控制电路 当当CS=0CS=0时，选中时，选中该单元该单元. .若若R/W=1R/W=1，三态，三态门门1 1、2 2关关, 3, 3开，数据开，数据通过门通过门3 3传到传到I/OI/O口，进口，进行读操作；行读操作； 当当CS=1CS=1时，三态时，三态门均为高阻态，门均为高阻态，I/OI/O口口与与RAMRAM内部隔离。内部隔离。若若R/W=0R/W=0，门，门1 1、2 2开，门开，门3 3关，关，数据将从数据将从I/OI/O口通过门口通过门1 1、2

34、2，向向T7T7、T8T8写入，进行写操作。写入，进行写操作。精选ppt8.1.1 RAM的结构与工作原理2. RAM2. RAM的操作与定时的操作与定时自自 学学精选ppt8.1.2精选ppt425641024 用用2564RAM组成组成10244存储器存储器 精选ppt 3、全扩展：字数加倍，位数也加倍的扩展方式。、全扩展：字数加倍，位数也加倍的扩展方式。 例：将4K4的RAM扩展为16K8的存储系统。142log16log1422K地址线总数122log4log41222KK芯片需地址线数片选地址线数=1412=2数据线数=位线数=8精选ppt8个芯片构成个芯片构成4组，每组组，每组2片

35、。数据线片。数据线D0D7、片内地址线、片内地址线A0A11，片选地址线，片选地址线A12 ,A13需需2/4线译码器来译码。线译码器来译码。精选ppt精选ppt A2 A3 A4 A5 A7 A8 A9 A11 DQ0 DQ7 E2 VCC VSS A0 A1 A6 A10 A12 行行译译码码器器 存存储储器器阵阵列列 256 行行 32 8 列列 输输入入数数据据控控制制 列列 I/O 列列译译码码器器 E1 W G 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 A2 A3 A4 A5

36、 A7 A8 A9 A11 D Q0 D Q7 E2 W VCC VSS A0 A1 A6 A10 A12 E1 N C D Q1 D Q2 D Q6 D Q5 D Q4 D Q3 M C M 6264 G 7.2.3 7.2.3 RAM MCM6264RAM MCM6264 该芯片是摩托罗拉公司生产的静态该芯片是摩托罗拉公司生产的静态RAMRAM，2828脚双列直插封装。脚双列直插封装。精选ppt1024 4位位RAM（2114）的结构框图）的结构框图4096个存储单元个存储单元排列成排列成6464列列的矩阵的矩阵地址译码器地址译码器输入输入/输出输出控制电路控制电路参考资料：参考资料：精选

37、ppt精选ppt123456789181716151413121110A2A1A0A3A4A5A6A7A8A9CSGNDVCCD3D2D1D0R / WRAM 2114 管脚图管脚图故其容量为：故其容量为：1024字字4位（又称为位（又称为1K 4）RAM2114共有共有10根地址线，根地址线，4根数据线。根数据线。精选ppt7.3 复杂可编程逻辑器件复杂可编程逻辑器件(CPLD)7.3.1 CPLD的结构的结构7.3.2 CPLD编程简介编程简介精选ppt7.3 复杂可编程逻辑器件复杂可编程逻辑器件(CPLD) 与与PAL(可编程阵列逻辑器件可编程阵列逻辑器件)、GAL(可编程通用阵列可编程

38、通用阵列逻辑器件逻辑器件)相比，相比，CPLD的集成度更高，有更多的输入的集成度更高，有更多的输入端、乘积项和更多的宏单元；端、乘积项和更多的宏单元；每个块之间可以使用可编程内部连线每个块之间可以使用可编程内部连线(或者称为可编程或者称为可编程的开关矩阵的开关矩阵)实现相互连接。实现相互连接。CPLD器件内部含有多个逻辑块，每个逻辑块都相当于器件内部含有多个逻辑块，每个逻辑块都相当于一个一个GAL器件器件;精选ppt 逻辑块 逻辑块 逻辑块 逻辑块 逻辑块 逻辑块 逻辑块 逻辑块 7.3.1 CPLD的结构的结构 可 编 程 内 部 连 线 矩 阵 I/O I/O 更多成积项、更多宏单元、更多

39、的输入信号。更多成积项、更多宏单元、更多的输入信号。精选ppt通用的通用的CPLD器件逻辑块的结构器件逻辑块的结构 内部可编程连线区 n 宏单元 1 宏单元 2 宏单元 3 可编程乘积项阵列 乘积项分配 宏单元 m 内部可编程连线区 m m I/O 块 Xilnx XG500: 90个个36变量的乘积项变量的乘积项,宏单元宏单元36个个Altera MAX7000:80个个36变量的乘积项变量的乘积项,宏单元宏单元16个个精选ppt 到上一个宏单元到上一个宏单元 来自上一个宏单元来自上一个宏单元 乘积项分配电路乘积项分配电路 G G3 3 S S8 8 G G2 2 G G1 1 S S6 6

40、 S S7 7 乘积乘积项置项置位位 全局复位全局复位 M M2 2 S S1 1 S S2 2 S S3 3 S S4 4 S S5 5 1 1 0 0 M M1 1 M M4 4 G G5 5 G G4 4 全局时钟全局时钟 3 3 S S R R D/TD/T C CLKLK FFFF M M5 5 全局置位全局置位 乘积项乘积项复位复位 乘积项输出使能乘积项输出使能 OEOE M M3 3 到内部可编到内部可编程连线区程连线区 PTOE PTOE 到下一个宏单元到下一个宏单元 来自下一个宏单元来自下一个宏单元 到到 I/OI/O 单元单元 OUTOUT 到到 I/OI/O 单元单元 3 3 XG500系列乘积项分配和宏单元系列乘积项分配和宏单元可编程可编程数据分配数据分配器器可编程数据可编程数据选择器选择器宏输出宏输出精选ppt可编程内部连线可编程内部连线可编程内部连线的作用是实现逻