第3章存储器系统题库和答案

1、第 3 章 存储器系统选择题1.计算机工作中只读不写的存储器是()。2(A) DRAM(B) ROM(C) SRAM(D) EEPROM面关于主存储器(也称为内存 ) 的叙述中，不正确的是 ()。(A)(B)存储器的读、写操作，一次仅读出或写入一个字节(C)字节是主存储器中信息的基本编址单位(D)从程序设计的角度来看，cache (高速缓存)也是主存储器3. CPU寸存储器或I/O端口完成一次读/写操作所需的时间称为一个 () 周期。(A) 指令(B) 总线(C) 时钟(D) 读写当前正在执行的指令与数据都必须存放在主存储器内，否则处理器不能进行处理4. 存取周期是指 () 。(A) 存储器的

2、写入时间(B) 存储器的读出时间(C) 存储器进行连续写操作允许的最短时间间隔(D) 存储器进行连续读 / 写操作允许的最短时间 3 间隔5.下面的说法中， () 是正确的。(A) EPROM 是不能改写的(B) EPROM 是可改写的，所以也是一种读写存储器(C) EPRO M是可改写的，但它不能作为读写存储器(D) EPROM 只能改写一次6.主存和CPU之间增加高速缓存的目的是)。(A)解决CPU和主存间的速度匹配问题(B)扩大主存容量(C) 既扩大主存容量，又提高存取速度(D)增强CPU的运算能力7.采用虚拟存储器的目的是()。(A) 提高主存速度(B) 扩大外存的容量(C) 扩大内存

3、的寻址空间 (D) 提高外)。存的速度(A) 70FFFH(B) 80000H(C) 7FFFFH(D) 8FFFFH&某数据段位于以70000起始的存储区，若该段的长度为64KB,其末地址是()。9微机系统中的存储器可分为四级，其中存储容量最大的是 (A) 内存 (B) 内部寄存器 (C) 高速缓冲存储器 (D) 外存10下面的说法中， ( ) 是正确的。 (A) 指令周期等于机器周期(B) 指令周期大于机器周期 (C) 指令周期小于机器周期 (D) 指令周期是机器 周期的两倍11计算机的主内存有 3K 字节，则内存地址寄存器需 ( ) 位就足够。(A) 10(B) 11(C) 12

4、(D) 1312. 若256KB的SRAMI有8条数据线，那么它具有()地址线。(A) 10(B) 18(C) 20(D) 3213. 可以直接存取1M字节内存的微处理器，其地址线需()条。(A) 8(B)16(C) 20(D) 2414规格为4096X8的存储芯片4片，组成的存储体容量为()。(A) 4KB(B) 8KB (C) 16KB (D) 32KB15. 一个有16字的数据区，其起始地址为70A0: DDF6H则该数据区末字单元的物理地址为()。(A)14E96H(B)7E814H(C)7E7F6H (D)7E816H16. 某微型计算机可直接寻址64M字节的内存空间，其 CPU的地

5、址总线至少应有()条。(A)20(B)30(C)16(D)2617. 对于地址总线为 32 位的微处理器来说，其直接寻址范围可达()。A)64MBB)256MBC)512MBD)4GB18. 通常高速缓存是由快速 () 组成。(A) SRAM (B) DRAM(C) EEPROM(D) Flash19. CPU在执行指令的过程中，每完成一次对存储器或I/O 端口的访问过程， 称为()。(D) 总线写周期(A) 时钟周期 (B) 总线周期 (C) 总线读周期20. 某CPU有 32条地址线，与之相连的一个I/O芯片的口地址为 210H21FH,则该I/O 芯(A) 16(B) 10(C) 4(D

6、) 621. 采用高速缓存 Cache的目的是(B(A)提高总线速度(B)提高主存速度(C)使CPU全速运行(D)扩大寻址空间22. 堆栈的工作方式是(D(A)先进先出(B)随机读写(C)只能读出，不能写入(D)后进先出是指(D ) °(A)随机读写存储器(B)可编程只读存储器(C)只读存储器(D)可擦除可编程只读存储器24. 连续启动两次独立的存储器操作之间的最小间隔叫(A )°(A)存取时间(B)读周期(C)写周期(D)存取周期25. 对存储器访问时，地址线有效和数据线有效的时间关系应该是(C )°(A)数据线较先有效(B)二者同时有效(C)地址线较先有效(D

7、)同时高电平26. 微机的内存器可用(A )构成。(A) RAM和 ROM(B)硬盘(C) 软盘(D) 光盘27. 和外存储器相比，内存储器的特点是(C。(A)容量大、速度快、成本低(B)容量大、速度慢、成本高(C)容量小、速度快、成本高(D)容量小、速度快、成本低28.若内存容量为 64KB则访问内存所需地址线(A)条(A) 16(B) 20(C)18(D)1929.若用6264SRAM芯片(8KX8位)组成128KB的存储器系统，需要(A)片6264芯片。(A)16(B) 24(C) 32(D)64)条。30.若内存容量为 64KB则访问内存所需地址线(A(A) 16(B) 20(C)18

8、(D)1931.断电后存储的资料会丢失的存储器是(A)(A)RAM(B) ROM(C)CD-ROM(D )硬盘（A） RAM（ B） ROM（C） CD-ROM（ D 硬盘33. 连接到64000H6FFFF地址范围上的存储器用 8KX8位芯片构成，该芯片需要（）片。（A） 4（ B） 8（ C） 6（ D） 12二、判断题1. 静态随机存储器中的内容可以永久保存。2 总线周期是指 CPU执行一条指令所需的时间。3. 静态随机存储器中的内容可以永久保存。4. Cache是一种快速的静态 RAM它介于CPU与内存之间。5. 寻址256M字节内存空间，需 28条地址线。6. 无论采用何种工艺，动态

9、 RAM都是利用电容存储电荷的原理来保存信息的。19. EPROM!指可擦除可编程随机读写存储器。X36.某内存模块的地址范围为80000H0BFFFFH该模块的容量为 256K （ V ）三、填空题1. 为保证动态 RAM中的内容不消失，需要进行（） 操作。2. 16K字节的存储芯片有（）根地址线，用它构成 64K空间的存储器共需（）片，与8位机相连时需地址译码器 74LS138至少（）片，若要求该地址空间为连续的，则译码器的引脚A应接地址线（），引脚B接地址线（），引脚C接地址线（）°3. 随机存储器RAM主要包括（）和（）两大类。4. 构成64K*8的存储系统，需8K*1的芯片

10、（）片。5. 某存储模块的容量为 64K,它的起始地址若为 20000H,则末地址应为（）°6. 某RAM芯片的存储容量是 8KX 8bit ，则该芯片引脚中有几根地址线几根数据线如已知某半导体存储器芯片 SRAM的引脚中有14根地址线和8根数据线，那么其存储容量应为（ ）°7. 电路结构如下，请给出图中RAM1和 RAM2的地址范围。）根地址线，（&某RAM芯片的存储容量是 4KX8位，该芯片引脚中有（根数据线。9. 某16位微机系统的地址总线为 20位，其存储器中RAM的容量为128KB,首地址为80000H,且地址是连续的。问可用的最高地址是 ()H 。10.

11、 用2KX8的SRAM芯片组成32KX 16的存储器，共需SRAM芯片()片，产生片选信号的地址至少需要()位。)，为提高总线驱动能)MB的存储器空间。)片。) ；从奇地址按字节读时，中地址 / 数据线分时复用，为保证总线周期内地址稳定，应配置( 力，应配置( )。12、8086和 8088的地址总线有( )根，能寻址(13.组成32M*8位的存储器，需要 1M*4位的存储芯片共(从偶地址中按字节读时，存储器数据进入数据总线的 (进入数据总线的 () 。15. 1KB= 1024_字节， 1MB=_1024_KB。16. 某8086微处理器系统中设计了一个存储为128KB的SRAM存储器模块，

12、约定该存储器模块的起始地址为80000H,则该存储器模块的末地址为()。17. 设微机的地址总线为 16位，其RAM存储器容量为32KB,首地址为4000H,且地址是连续的，则可用的最高地址是 () 。四. 做图题1、设某计算机要用 32K*4的动态RAM存储器芯片扩展128K*8的存储器。请回答:(1) 扩展该存储器系统共需要几片RAM芯片？(2) 每块芯片应该有多少根数据线和多少根地址线？(3) 试画出存储器的组成图，并与CPU连接(设CPU有 20根地址线)。(4) 根据所画出的连接图，确定其地址空间范围？2、将一个8086微机系统再用16K*8的存储器芯片，它占的地址为D0000H至D

13、7FFFH试画出该存储器与CPU的接口图。3、用16K*8的SRAM存储器芯片组成的 64K字节的RAM存储器电器，试回答下列问题：(1)试画出存储器的组成图，并与CPU连接，要求所组成的存储器空间从10000H开始并且是连续的。(2) 求各存储器的地址范围。、选择题1(B)2(B)3(B)4(D)5(C)6(A)7(C)8(C)9(D)10 (B)11 (C)12 (B)13 (C)14(C)15 (B)16(D )17(D)18(A )19 (B)20(D)21 (B)22 (D)23 (D)24(A)25 (C)26 (A)27 (C)28 (A)29(A)30 (A)31 (A)32 (A)33 (A)34(A)35 (C)、判断题1.x2.x3.x4.V5.V6.V7.x8.V三、填空题1定时刷新2. 14； 4； 1 ；A1