西安电子科技大学微机原理课件第一章

1、微处理器系统概述“好奇号好奇号”火星探测器的硬件火星探测器的硬件和和软件软件 北京时间北京时间2012年年8月月6日日13：31分，美国宇分，美国宇航局好奇号火星车在火星着陆，它将展开航局好奇号火星车在火星着陆，它将展开为期两年的任务，主要任务是探索火星过为期两年的任务，主要任务是探索火星过去或者现在的环境是否适宜生命存在去或者现在的环境是否适宜生命存在好奇号“好奇号”微处理器系统硬件 两套完全相同的微处理器系统 CPU为为BAE RAD750（1040万晶体管，核心频率110到200 MHz），基于IBM的PowerPC 750设计而来，速度达到400 MIPS（勇气号和机遇号为35 MIP

2、S），可以承受-55和70度气温变化以及1000gray的辐射水平 256K EEPROM、256MB内存、内存、2GB闪存闪存软件 VxWoks 6.9实时操作系统 Wind River Systems（已被Intel收购）开发 好奇号代码共250万行，程序语言是C，多是用Python脚本自动生成 超过一百万行代码是手写 程序包含150个独立模块，每个模块执行不同的功能，高度耦合的模块组合成组件手机基本结构1.1 系统基本结构 微处理器 内部存储器 外部设备完整的微处理系统的基本构架16位PC-8086微处理器结构微处理器 用来实现运算和控制功能的部件，由运算器、控制器和寄存器三个基本单元组

3、成 运算器用于完成数据的算术和逻辑运算 CPU内部的寄存器用来暂存参加运算的操作数和运算结果 控制器通常由指令寄存器、指令译码器和控制电路组成 指令是一组二进制编码信息，主要包括两个内容： 告诉计算机进行什么操作； 指出操作数或操作数地址。 控制电路根据指令的要求向微型机各部件发出一系列相应的控制信息，使它们协调有序地工作。系统总线 微处理器通过系统总线与内部存储器（简称内存）和外部设备（简称外设）相连 系统总线由三个部分组成：地址总线，提供存储单元的地址；数据总线，提供存储单元读写操作时的数据；控制总线，提供读写使能信号和其它辅助信号 微处理器通过总线对它们进行数据的读取和写入，即读操作和写

4、操作微处理器系统 是完成信息处理，主要处理操作为数据传送、数学计算和流程控制 处理过程采用格式化的二进制代码描述构成程序，并保存在存储设备中 程序可以存放在内存中，也可以存放在外部存储器中 当需要执行这些程序时，必须先将这些程序读入内存 微处理器可以自动通过系统总线从内存中读取这些代码，并能够自动通过系统总线来获取和保存操作中所需要和产生的数值微处理器系统 硬件和软件两个部分组成 硬件实现具体操作过程 软件实现处理过程，即操作流程微处理器 在功能上主要体现为数据传送、数学运算和流程控制 在形式上体现为数据和指令 在结构上由数学运算单元、寄存器、指令控制单元和存储控制单元组成处理的格式化描述 每

5、个处理包括三个部分：执行条件、处理动作、处理内容。 执行条件是可选的，没有给出条件就意味着无条件或者认为条件恒成立 处理动作主要是数据传送、数学运算和流程控制这三大类 处理内容则是数据传送的源和目的、运算的输入输出和流程控制的参数等功能实现结构 信息处理：操作及操作对象 从电路设计角度来看，逻辑功能单元和存储功能单元 存储功能单元：寄存器单元和存储器单元 逻辑功能单元：运算器和控制器控制器。完成对整个计算机系统操作的协调与指挥运算器。数据加工处理部件，所进行的全部操作由控制器发出的控制信号指挥寄存器 通用寄存器和专用寄存器 通用寄存器。用来存放原始数据和运算结果，有时还可以作为计数器和地址指针

6、等 专用寄存器。专门用来完成某一种特殊功能的寄存器，通常不允许编程直接操作，必须通过专用指令来修改，有的只是内部使用，无法编程更改专用寄存器 至少要有5个专用的寄存器：指令寄存器（IR）程序计数器（PC）地址寄存器（AR）数据缓冲寄存器（DR）状态条件寄存器（PSW）存储总线 存储器。由大量可以存储一个二进制代码的存储元构成存储器 通常为单独器件，指令和数据都存放在存储器中运算器 ALU、操作数通道单元、判别逻辑和控制单元等构成了运算器 运算器不仅可以完成算术逻辑运算，还可以作为数据信息的传送通道 向ALU提供操作数的实现方法有两种：ALU输入端加多路选择器ALU输入端加一级暂存器（锁存器）带

7、多路选择器的运算器 由寄存器的同步输入脉冲CPi将内部总线上的数据送入Ri带输入锁存器的运算器运算器内部总线 主要有3种结构形式 单总线结构运算器 双总线结构运算器 三总线结构运算器单总线结构运算器双总线结构运算器三总线结构运算器控制器 读取指令 翻译、分析指令 执行指令指令部件 程序计数器（PC）：用来保存当前正在执行的一条指令或接着要执行的下一条指令的地址； 指令寄存器（IR）：用来存放从存储器中取出的指令； 指令译码器（ID）：用来解释指令、产生相应的控制信号提供给微操作信号发生器； 地址形成部件：根据指令不同寻址方式，形成操作数的有效地址。时序部件 产生一定的时序信号，以保证系统的各功

8、能部件有节奏地进行信息传送、加工和信息存储微操作信号发生器 微操作。一条指令的取出和执行可以分解成很多最基本的操作，这种最基本的不可再分割的操作称为微操作信号发生器 控制单元（CU）。它是控制器的核心。不同的机器指令具有不同的微操作序列 微操作控制信号。由指令部件提供的译码信号、时序部件提供的时序信号和备控制功能部件所反馈的状态及条件综合形成的中断控制逻辑 用来控制中断处理的硬件逻辑存储结构 微处理器所执行的指令和操作数据都是放在存储器中 主要有两种结构： 哈佛结构：微处理器连接一个指令存储器和一个数据存储器，指令和数据是独立存储的； 冯诺伊曼结构：微处理器只接一个存储器，该存储器中既有指令又

9、有数据哈佛结构冯诺伊曼结构微处理结构 利用二者各自优点进行折衷构建现在流行的带高速缓存的 从外部上看是冯诺伊曼结构，即程序和数据都存在一个存储器中，接口总线只有一套，接口简单且存储成本低 从内部上看是哈佛结构，即有独立的指令和数据缓存，指令与数据是分开存储的，指令执行速度快新微处理器结构高速缓存（Cache） 最大特点：存取速度快，但容量较小 将当前使用频率较高的程序和数据通过一定的替换机制从存储器放入Cache指令集体系 指令的强弱是CPU的重要指标 指令集是提高微处理器效率的最有效工具之一 主流体系结构：指令集可分为复杂指令集(CISC)和精简指令集(RISC)两部分CISC 是一种为了便

10、于编程和提高记忆体访问效率的晶片设计体系 体系的指令特征使用微代码 新设计的处理器，只需增加较少的电晶体就可以执行同样的指令集，也可以很快地编写新的指令集程式 其优点：能够有效缩短新指令的微代码设计时间，允许设计师实现CISC体系机器的向上相容 缺点：指令集以及晶片的设计比上一代产品更复杂，不同的指令，需要不同的时钟周期来完成，执行较慢的指令，将影响整台机器的执行效率RISC 是为了提高处理器运行的速度而设计的晶片体系 关键技术在于流水线操作。即在一个时钟周期里完成多条指令 同样长度的指令；单机器周期指令 优点：在使用相同的晶片技术和相同运行时钟下，RISC系统的运行速度将是CISC的24倍。

11、RISC处理器比相对应的CISC处理器设计更简单 缺点：多指令的操作使得程式开发者必须小心地选用合适的编译器，而且编写的代码量会变得非常大。另外就是RISC体系的处理器需要更快记忆体CISC与RISC差异 CISC指令复杂，故采微指令码控制单元的设计，而RISC的指令90%是由硬体直接完成，只有10%的指令是由软体以组合的方式完成，指令执行时间上RISC较短，所须ROM空间相对的比较大 CISC的需要较多的定址模式，而RISC只有少数的定址模式，CISC占用的汇流排周期较多 CISC指令的格式长短不一，执行时的周期次数也不统一，而RISC结构刚好相反，达到平均一周期完成一指令 在设计上RISC

12、较CISC简单；RISC因指令精简化后造成应用程式码变大，需要较大的程式记忆体空间 大量使用寄存器指令执行过程 一条指令运行的过程可分为3个阶段：取指令阶段分析取数阶段执行阶段微处理器指令运行控制流程取指令阶段 完成的任务是将现行指令从主存储器中取出来并送至指令寄存器（IR）中去，具体操作如下： 将程序计数器（PC）中的内容送至存储器地址寄存器（AR），并送地址总线（AB）； 由控制单元（CU）经控制总线（CB）向存储器发读命令； 从主存储器中取出指令通过数据总线（DB）送到数据寄存器（DR）； 将DR的内容送至指令寄存器（IR）中； 将PC的内容递增，为取下一条指令做好准备。取指令阶段中微处

13、理器个部分工作流程分析取数阶段 取出指令后，指令译码器（ID）可识别和区分出不同的指令类型执行阶段 完成指令规定的各种操作，形成稳定的运算结果，并将其存储起来流水线构架 一条指令从存储器读出来到执行完，其主要工作流程为：取指（F）译指（D）读数（R）运算（A）写数（W） 微处理器需要经过5步才完成一条指令的操作 寄存器保存数据需要时钟信号，时钟是操作的节拍，所有操作都是以时钟为最基本时间进行的 处理速度取决于每个节拍的时钟周期冯诺依曼结构的处理器时序图平均每5个时钟周期可以完成1条指令两级流水线 微处理器分成两个部分，取指和总线单元为一个功能体，译指和运算单元为一个功能体 两个功能体相对独立，

14、两个功能体可以同时工作 平均每3个时钟完成1条指令工作时序图三级流水线 取指、读写数据都会对存储器进行操作，采用哈佛结构将指令读取和数据读取分离可以进一步加快执行速度 处理器含有三个功能体指令总线及读取功能体；数据总线读写功能体；译指和运算功能体 三个功能体相对独立，三个功能体可以同时工作 平均每4个时钟周期完成2条指令，即每个2时钟周期完成1条指令工作时序图5级流水线 最佳的途径为：译指和运算分离，数据读和写分离 译指和运算本身就是相互独立的，所以非常容易分离 传统的数据总线上的读写是不可同时进行，只能采用新型的存储结构和读写策略来完成了数据同时读写 平均每1个时钟周期完成1条指令工作时序图

15、加快处理速度 减小时钟周期是唯一的途径 减小时钟周期就意味着这些运算不能正确实现 将这些耗时较长的操作将分成若干个耗时较短的子操作级联起来完成，通过增加独立单元的数目来实现高速处理，即增加流水线级数来实现并行操作量，相当于以空间换时间。 整个程序的执行速度不仅取决于指令的执行速度，还受到流程跳转的限制存储控制 地址总线宽度决定存储器的容量 微处理器通过外部总线与存储器相连，N个地址线决定了存储器容量最大为2N个基本存储单元 微处理器通常是以字节为基本存储单元的，每个基本存储单元都有唯一的地址与之对应 基本存储单元地址的计算称为寻址分段结构 字长W决定的存储范围为一个存储组织，称之为段，那么可以

16、将若干个段组合起来构成整个存储空间 地址分为段地址（SA）和有效地址（EA）。有效地址是指相对于段首的偏移量，也称为偏移地址，它是由前面所述的寻址方式计算得到的。 段地址和有效地址按公式(SA)2M+(EA)进行计算给出实际地址值，其中M为段移位量，2M为相邻两个段首之间的存储空间大小，也就是当前的段与后面的段不重叠的存储空间大小非交叠方式和交叠方式 虚拟存储 主要功能有两个：使程序中的地址与存储器的地址相互独立，保证用户的程序设计中不需要考虑存储器空间大小的限制；存储器由主存和辅存两类存储设备组成 主存速度快但容量小，负责程序执行，而辅存速度慢但容量大，负责程序保存地址映射 虚拟地址（VA）

17、，物理地址（PA） 相同的VA在不同时刻对应的PA可能不同，不同的VA可能在不同时刻对应的PA相同。 内存管理单元（MMU）：主要功能是负责VA到PA的映射关系 物理地址空间既可以大于也可以小于虚拟地址空间 MMU通常以页为单位进行VA到PA的映射，32位处理器的页尺寸通常是4KB 映射关系是通过保有存在物理内存中的页表来描述的，MMU会查找页表来确定一个VA应该映射到PA主辅存储 虚拟存储器的基本思想是程序大小可以超过主存的大小，系统把当前使用的部分保留在主存中，而把其它未被使用的部分保存在辅存中。 如果主存空间不足，那么可以将主存中暂时不用的存储空间的内容保存在辅存中，再将这些空间用来调入

18、所需要的程序工作流程 首先进行内部地址转换（过程），如果要访问的数据在主存中（也就是内部地址转换成功），则根据转换所得到的物理地址访问主存储器（过程）； 如内部地址转换失败，则要根据逻辑地址进行外部地址转换（过程），得到辅存地址 需检查主存中是否有空闲区（过程），如果没有，就要根据替换算法，把主存中暂时不用的某块数据通过I/O机构调出，送往辅存（过程），再把由过程得到的辅存地址中的块通过I/O机构送往主存（过程）； 如主存中有空闲区域，则直接把辅存中有关的块通过I/O机构送往主存（过程）虚拟存储工作流程虚拟存储器实现 需要操作系统和MMU配合自动实现对存储信息的调度和管理 操作系统在初始化或分

19、配、释放内存时会执行一些指令在物理内存中填写页表，然后用指令设置MMU，告诉MMU页表在物理内存中的什么位置 设置好之后，CPU每次执行访问内存的指令都会自动引发MMU做查表和地址转换操作 地址转换操作由硬件自动完成，不需要用指令控制MMU去做总线操作 存储器对于微处理器来说，是信息及处理算法的存放地 外设接口中的存储单元是真正的信息源和信息宿 微处理器不仅要与存储器相连，还要与外设接口相连存储器的访问操作 行为存储单元，列为存储单元所含的位，存储器只允许外部一次访问一个单元存储器容量 存储器的存储单元是通过地址线来定位的，每个存储单元都有一个唯一片内地址与之对应 每个存储单元的大小就是存储器

20、的数据线宽度 地址线宽度决定了存储器的字数，n条地址线的存储器的字数为2n 数据线宽度决定了存储器的字长存储器时序 存储器的数据线是三态双向线存储器扩展举例：字扩展示意图 系统需要2m个字长为w的存储单元，现有的字长为w的存储器只有n个地址线，且nm分析 统所需要的存储单元字长为w，而现有的存储器本身字长为w，将存储器的数据线与系统的数据线一一相连 系统所需要地址线比现有的存储器的地址线多，需要多个存储器来扩展 假定m=10，n=8，可知k=4，即有4片RAM扩展字扩展结构图 RAM0：000H0FFH，RAM1：100H1FFH，RAM2：200H2FFH，RAM3：300H3FFH举例：位

21、扩展 系统需要个地址线数为n和字长为m的存储单元，现有的字长为w的存储器只有n个地址线，且wm，给出位扩展示意图分析 系统所需要的地址线与现有的存储器的地址线相同，将存储器的地址线与系统的地址线一一相连 系统所需要数据线比现有的存储器的数据线多。所需要的存储器数量为k=m/w 所有存储器的同一个片内地址的存储空间的系统地址相同且唯一 假定n=8，w=4，m=16，可知k=4，即有4片RAM扩展位扩展结构图 4个RAM对应的系统地址均为000H0FFH存储器读写操作 8位的存储器是以字节作为基本存储单元的，所以存储器的控制只需要地址线、片选和读写使能等信号 16位的存储器字长是2个字节，分别称低

22、8位为低字节，高8位为高字节 通常16位存储器会提供一个专用的高字节使能（UB）和低字节使能（LB）信号读写操作信号32位存储器 字长是4个字节，分别称为最高字节，次高字节、次低字节和最低字节 支持字节和双字节操作，通常会提供4个相应的字节使能信号UUB、ULB、LUB和LLB举例：存储器读写 有一个字长为16的存储器，如下图所示。如果将数据12H和34H读出，那么该存储器的地址线、数据线和字节使能信号的值。如果将数据12H和78H读出，又为何值方案 读取12H和34H有两种方案，一种是先读12H，再读34H；另一种方案把12H和34H一次读出 读取12H和78H只有一种方案，即先读12H再读

23、78H系统总线读写操作 微处理器是以字节为基本单位来对存储空间进行编址的 地址总线有n条，数据总线有w条，将数据总线以8位为一组，从低到高分成m组，每组就是一个字节 对应的存储器需要n条地址且字长为mB，其容量为2nmB 总线的地址线和数据线决定系统最大容量 存储器需要字节使能信号，这个信号应由总线提供存储器示意图8位总线D0-D7 总线大小就是字节，直接采用给定的地址进行访问即可，不需要对地址进行特殊处理16位总线D0-D15 总线为2个字节，地址总线由A1-An-1组合而成 数据总线的低8位D0-D7对应着偶地址，高8位D8-D15对应着奇地址，通过字节使能线 和 选择规定的空间 值刚好与

24、物理地址的A0值相等，所以有的16位微处理器只给出A0，而 改记为0BE1BE0BE1BEBHE16位存储器结构 32位总线D0-D31 共有4个字节，所以地址总线由A2-An-1组合而成 数据总线的最低字节D0-D7、次低字节D8-D15、次高字节D16-D23和最高字节D24-D31 根据指令要求通过字节使能线 、 、 和 选择规定的空间0BE1BE2BE3BE32位存储器结构 举例 某16位处理器的算法中有以下三条指令分别为：以字节方式将0ABH和0CDH分别保存在地址1234H和1235H的存储空间中，再以字方式将这两个存储空间内容读出。给出这三步操作执行时地址总线、控制总线和数据总线

25、上的信号总线信号总线与存储器的连接总线信号关系举例 有一16位微处理器，可寻址空间为64KB。外部有两片容量为16K8位的RAM，还有一片16K16位的RAM。试给出总线与存储器连接的示意图结构图总线与外设接口的连接 外设接口的寄存器可以8位、16位或32位，它们通常都是直接访问整个寄存器 外设接口的内部寄存器是有一个唯一的片内地址 当多个外设同时连接在总线上时，采用部分高端地址进行区分，通过译码器产生外设的片选信号 如果总线字长与外设接口数据字长相同，那么数据线直接对应相连即可，其访问地址是连续的8位接口数据连接16位总线 两类接法：直接接数据总线的低8位或高8位，接低8位时要让BE0参与片

26、选产生，接高8位时要让BE1参与片选产生；采用三态传输门电路，即BE0有效而BE1无效时，等效接数据总线的低8位，BE0无效而BE1有效时，等效接数据总线的高8位连接示意图 （a）8位总线连接方式 （b）16位总线低8位连接方式 （c）16位总线高8位连接方式 （d）16位总线连接连接信号表面向软件系统的支撑结构 微处理器主要工作是执行算法程序的代码，按照代码进行信息处理 一个微处理器系统必须拥有ROM 算法程序代码可以放在ROM中，也可以放在外部海量存储器中 存放在外部海量存储器中的算法程序代码必须加载到RAM中才可以执行 外接外部海量存储器的微处理器系统中，ROM必须有这样的功能程序代码，

27、它能够驱动外部海量存储器、加载其中的程序代码到RAM中和执行RAM中的程序代码等功能程序执行 实际微处理器系统中，加电后微处理器会自动初始化内部的寄存器，其中的指令地址寄存器会变成规定的初始值，微处理器就从这个地址开始执行程序 启动加载过程。系统的第一条程序代码应放在这个规定地址，可以通过跳转指令将指令地址转到任何程序代码的存放地址上。 RAM的首要功能是保存程序代码执行过程中产生的数据 在程序的设计时，程序代码空间视为只读空间，在ROM或RAM中执行都可以栈存储结构 在实际的程序设计中，由于寄存器数据数目有限，而计算会需要大量的中间数，采用寄存器保存所有中间数是不可能 为中间数都开辟存储器空

28、间可以缓解了寄存器与计算中间数保存之间的矛盾 最佳的方法是动态分配存储单元，即先定义一定大小的存储器空间作为数据暂存空间 两种方式：先进先出（FIFO）方式和后进先出（LIFO）方式先进先出方式 是数据结构中称为队列的方式，它需要两个指针，即队首指针和队尾指针 写入数据时队尾指针后移，读取数据时队首指针后移 队列的长度是有限的，需要将该队列构成循环队列方式进行操作 要通过队首指针和队尾指针的比较运算来判定队列是否为空或满 队尾指针和队首指针相同就表明堆栈为空，队列初始化时必须为空先进先出方式结构后进先出方式 是数据结构中称为堆栈的方式，只需要一个堆栈指针 当写入数据时指针后移，也称为入栈或压栈

29、，当读取数据时指针前移，也称为出栈或弹栈 堆栈本身有两个指针，一个是用来保存数据的，始终指向最后一个保存的数据，称为栈顶指针，也就是常说的堆栈指针；另一个指针始终指向第一个数据存放单元的前一个单元，称为栈底指针 栈顶指针和栈底指针相同就表明堆栈为空，堆栈初始化时必须为空后进先出方式结构堆栈结构特点 堆栈是微处理器支撑软件功能的必备结构 堆栈可以方便某些量的临时保存，也可以开辟一些临时量为处理所用堆栈应用举例子过程 在程序设计中，有许多操作可能被多处使用。为了节约空间，程序设计中采用过程（或称为函数）实现功能的同时又减少空间浪费 这种结构特点有利于减少程序空间，同时也减少了编程工作量，并且程序更

30、易读 调用指令在转移前要保存该指令后面的指令地址，调用结束返回调用指令的下一条指令地址子过程调用和返回结构中断 CPU正在执行常规处理程序指令时，发生了一件需要尽快处理的事件并通知CPU，CPU将暂停当前工作，转向执行该事件所对应的处理程序指令。当执行完该事件的所有处理程序指令后，再继续当前的工作 中断通常是用来处理需要及时处理的事件（也称为异常事件）产生中断的方法 通知CPU事件发生称为中断请求 中断两类：外部设备通过电信号的变化来产生中断称为硬中断或外部中断；由软件本身产生，称为软中断或内部中断，通常简称为软中断中断 CPU暂停当前工作而转向执行相应的事件处理程序称为中断响应 其相应的事件

31、处理程序称为中断处理程序或中断服务程序 当前工作的暂停之处称为断点 当CPU处理完中断处理程序后将返回断点，继续当前的工作，这称为中断返回中断返回 中断处理程序执行完后要返回 在处理中断处理程序之前要将当前工作将要执行的指令的地址保存起来 当中断处理程序结束时将该地址取出 CPU从该地址继续执行当前工作中断嵌套 中断为了解决事件的优先级问题，对中断也采用优先级处理策略 高优先级的中断可以暂停正在进行的低优先级中断的中断处理程序 只有高优先级的中断完成后，低优先级中断的处理程序才能继续进行中断处理流程 完成当前的指令 将当前微处理器状态和即将执行的指令地址保存（有的用堆栈，有的用寄存器） 关中断 根据中断类型取出相应的中断处理程序地址 执行中断处理程序：先进行现场保护，再执行中断处理操作，最后恢复现场。 中断处理程序结束时，执行返回指令，将微处理器状态恢复到进入中断前的值，并将程序执行的地址变更为进入