半导体物理刘恩科答案

1、 第一题：摩尔定律：一个芯片上的晶体管数目大约每十八个月增长一倍。噪声容限：为了使一个门的稳定性较好并且对噪声干扰不敏感，应当使“0和“1的区间越大越好。一个门对噪声的灵敏度是由低电平噪声容限NML和高电平噪声容限NMH来度量的，它们分别量化了合法的“0和“1的范围，并确定了噪声的最大固定阈值： NML VIL - VOL NMH VOH - VIH沟道长度调制：在理想情况下，处于饱和区的晶体管的漏端与源端的电流是恒定的，并且独立于在这两个端口上外加的电压。但事实上导电沟道的有效长度由所加的VDS调制：增加VDS将使漏结的耗尽区加大，从而缩短了有效沟道的长度。开关阈值：电压传输特性VTC曲线与

2、直线Vout Vin的交点。扇入：一个门输入的数目。传播延时：一个门的传播延时tp定义了它对输入端信号变化的响应有多快。它表示一个信号通过一个门时所经历的延时，定义为输入和输出波形的50%翻转点之间的时间。由于一个门对上升和下降输入波形的响应时间不同，所以需定义两个传播延时。tpLH定义为这个门的输出由低至高翻转的响应时间，而tpHL那么为输出由高至低翻转的响应时间。传播延时tp定义为这两个时间的平均值：tp tpLH+tpHL /2。设计规那么：定义设计规那么的目的是为了能够很容易地把一个电路概念转换成硅上的几何图形。设计规那么的作用就是电路设计者和工艺工程师之间的接口，或者说是他们之间的协

3、议。设计规那么是指导幅员掩膜设计的对几何尺寸的一组规定。它们包括图形允许的最小宽度以及在同一层和不同层上图形之间最小间距的限制与要求。速度饱和效应：对于长沟MOS管，载流子满足公式： -道的电场到达某一临界值c时，载流子的速度将由于散射效应即PN结反偏漏电和亚阈值漏电。动态功耗的表达式为：Pdyn CLVdd2f。可见要减小动态功耗可以减小Vdd，CL及f。减小Vdd，可以采用降低电压摆幅的方法，用NMOS代替PMOS，利用阈值损失，使Pdyn CLVddVdd-Vtf。Vdd降低是实现低压低功耗设计的有效方法，但是Vdd降低，会影响电路性能，例如噪声干扰作用会增大。减低CL，包括本征电容、扇

4、出电容、及引线电容。合理设计幅员，减小寄生电容。降低f，频率降低会影响系统性能，因此要折中考虑。第三题：第四题：a Nmos:VGS 2.5V，VDS 2.5V 饱和ID k/2 W/L VGS-VT 2 1+VDS 115×10-6/2 2.5-0.43 2 1+0.06×2.5 283.3AID k W/L VGS-VT VDSAT-VDSAT2/2 1+VDS 146APmos:VGS -0.5V，VDS 5V夹断饱和ID k/2 W/L VGS-VT 2 1+VDS 30×10-6/2 0.5-0.4 2 1+0.1×1.25 b Nmos:VG

5、S 3.3V，VDS V1假设不考虑速度饱和，那么晶体管工作在线性区 ID k W/L VGS-VT VDS-VDS2/2 115×10-6 3.3-0.43 2.2-2.22/2假设加上够到长度调制效应ID k W/L VGS-VT VDS-VDS2/2 1+VDS 447.8 1+0.06×2.2 507A 晶体管速度饱和ID k W/L VGS-VT VDSAT-VDSAT2/2 185A假设加上够到长度调制效应ID k W/L VGS-VT VDSAT-VDSAT2/2 1+VDS Pmos:VGS -2.5V，VDS V1假设不考虑速度饱和，那么晶体管未发生夹断，

6、工作在线性区线性ID k W/L VGS-VT VDS-VDS2/2 30×10-6 2.5-0.4 1.8-1.82/2假设加上够到长度调制效应 ID k W/L VGS-VT VDS-VDS2/2 1+VDS 2考虑速度饱和，因为V VGS-VT，VDSAT，VDS VDSAT -1v晶体管速度饱和ID k W/L VGS-VT VDSAT-VDSAT2/2 48A假设加上够到长度调制效应ID k W/L VGS-VT VDS-VDS2/2 1+VDS 第五题：a 范。因为PMOS是一个弱下拉器件，NMOS是一个弱上拉器件。b 对于一个输入从0V到2.5V的翻转，从电源获得的能量

7、为： PMOS管将会关断，NMOS管的能量损耗将是： 对于一个输入从2.5V到0V的翻转，NMOS管将会关断，从电源处没有获得能量。PMOS器件上的能量损耗为：c 当输入为高电平、电容充电时，PMOS器件关断，NMOS速度饱和。总的电压范，所以中点为1.24V。我们可以用平均电流的方法来近似计算tpLH。对于速度饱和的NMOS管： 求解V 0.4V和V 1.24V时的电流，求平均产生一个平均电流值：404A。d 当Vout到达VOH时，PMOS将深度截止。因此我们只考虑NMOS。我们可以用数表达阈值电压方程如下：第六题：建立时间可以为负值，保持时间为3个反相器的延迟时间之和，延迟时间为x放电时

8、间加1个反相器的延迟时间。Pdyn CLVdd2fa第七题：上沿触发存放器正存放器将正、负latch位置调整，可变为负沿触发存放器当时钟处于低电平时，T1导通T2关断，输入D被采样到节点QM上。在此期间，T3和T4分别关断和导通。交叉耦合的反相器I5，I6保持从锁存器的状态。当时钟上升到高电平时，主级停止采样输入并进入维持状态。T1关断T2导通，交叉耦合的反相器I2和I3保持QM状态。同时，T3导通T4关断，QM被复制到输出Q上。第八题： 时钟偏差和抖动的来源：1时钟信号的产生本身就会引起抖动：时钟产生电路对器件的本征噪声和电源电压的变化敏感，噪声会引起时钟信号的暂时改变，并不经过滤的通过时钟驱动器传播到触发器，从而引起周期至周期的时钟周期变化2器件制造过程中的偏差：由于工艺的偏差，使得在不同路径上缓冲器的器件参数也不尽相同，从而引起静态时钟偏差3互连偏差：互连线垂直和横向尺度的偏差造成芯片上互连电容和电阻的不同，从而造成不同路径间的时钟偏差4电源电压：供电变化是造成时钟抖动的主要原因，经过缓冲器的延时与电源电压密切相关，因为它直接影响晶体管的驱动能力5温度：芯片上各处功耗不同，造成温度梯度，影响器件参数，所以一个时钟分布网络中不