MSP430系列单片机原理与应用

1、MSP430系列单片机原理与应用 MSP430系列单片机原理与应用 赵来定2021.06 参考书： 1. 谢兴红等著，MSP430单片机根底与实践 北京航空航天大学出版社，2021 2. 沈建华等著，MSP430系列16位超低功耗单片机原理与应用 清华大学出版社，2005 一. MSP430单片机简介 二. MSP430F149单片机结构 三. MSP430单片机片内外围模块及应用 一. MSP430单片机简介 2000年推出了1l X1 lX l系列。这个系列采用20脚封装，内存容量、片上功能和IO引脚数比较少，但是价格比较低廉。 这个时期的MSP430已经显露出

2、了它的特低功耗等的一系列技术特点，但也有不尽如人意之处。它的许多重要特性，如：片内串行通信接口、硬件乘法器、足够的IO引脚等，只有33X系列才具备。33X系列价格较高，比较适合于较为复杂的应用系统。当用户设计需要更多考虑本钱时，33X并不一定是最适合的。而片内高精度AD转换器又只有32X系列才有。 寻找突破，引入Flash技术随着Flash技术的迅速开展， TI公司也将这一技术引入 MSP430系列中。在2000年7月推出Fl 3XF1 4X系列，在200 1年7月到2002年又相 继推出F41X、 F43X、 F44X这些全部是Flash型单片机。 F4 1 X单片机是目前应用比较广的单片机

3、，它有48个IO口， 96段LCD驱动。 F43X、F44X系列是在13X、14X的根底上，增加了液晶驱动器，将驱动LCD的段数由3XX系列的最多120段增加到160段。并且相应地调整了显示存储器在存储区内的地址，为以后的开展拓展了空间。 MSP430系列由于具有Flash存储器，在系统设计、开发调试及实际应用上都表现出较明显的优点。这是TI公司推出具有Flash型存储器及JTAG边界扫描技术的廉价开发工具MSPFET430X110，将国际上先进的JTAG技术和Flash在线编程技术引入MSP430。 这种以Flash技术与FET开发工具组合的开发方式，具有方便、廉价、实用等优点，给用户提供了

4、一个较为理想的样机开发方式。 另外，2001年TI公司又公布了BOOTSTRAP技术，利用它可在烧断熔丝以后只要几根线就可更改并运行内部的程序。这为系统软件的升级提供了又一方便的手段。 BOOTSTRAP具有很高的保密性，口令可到达32个字节的长度。 蓬勃开展阶段在前一阶段，引进新技术和内部进行调整之后，为MSP430的功能扩展打下了良好的根底。于是TI公司在2002年底和2003年期间又陆续推出了F15X和 F16X系列的产品。 在这一新的系列中，有了两个方面的开展。一是从存储器方面来说，将RAM容量大大增加，如F1 6 l 1的RAM容量增加到了l0KB。这样一来，希望将实时操作系统 RT

5、OS 引入MSP430的，就不会因RAM不够而发愁了。二是从外围模块来说，增加了I 2 C、DMA、DAC 12和SVS等模块。 在2003年中，TI公司还推出了专门用于电量计量的MSP430FE42X和用于水表、气表、热表上的具有无磁传感模块的MSP430FW42X单片机。我们相信由于MSP430的开放性的根本架构和新技术的应用，新的MSP430的产品品种必将会不断出现。 MSP430系列单片机的迅速开展和应用范围的不断扩大，主要取决于以下的特点。 a. 强大的处理能力： MSP430系列单片机是一个16位的单 片机，采用了精简指令集 RISC 结构，具有丰富的寻址方式 7种源操作数寻址、4

6、种目的操作数寻址 、简洁的27条内核指令以及大量的模拟指令；大量的存放器以及片内数据存储器都可参加多种运算；还有高效的查表处理指令；有较高的处理速度，在8MHz晶体驱动下指令周期为125 ns。这些特点保证了可编制出高效率的源程序。 b. 在运算速度方面，MSP430系列单片机能在8MHz晶体的驱动下，实现125ns的指令周期。16位的数据宽度、125ns的指令周期以及多功能的硬件乘法器 能实现乘加 相配合，能实现数字信号处理的某些算法 如FFT等 。 c. MSP430系列单片机的中断源较多，并且可以任意嵌套，使用时灵活方便。当系统处于省电的备用状态时，用中断请求将它唤醒只用6us。 d.

7、超低功耗 MSP430单片机之所以有超低的功耗，是因为其在降低芯片的电源电压及灵活而可控的运行时钟方面都有其独到之处。 首先，MSP430系列单片机的电源电压采用的是1.83.6V电压。因而可使其在lMHz的时钟条件下运行时，芯片的电流会在200400uA左右，时钟关断模式的最低功耗只有01uA。 其次，独特的时钟系统设计。在MSP430系列中有两个不同的系统时钟系统：根本时钟系统和锁频环 FLL和FLL+ 时钟系统或DCO数字振荡器时钟系统。有的使用一个晶体振荡器 32768Hz ，有的使用两个晶体振荡器 。由系统时钟系统产生CPJ和各功能所需的时钟。并且这些时钟可以在指令的控制下，翻开和关

8、闭，从而实现对总体功耗的控制。 由于系统运行时翻开的功能模块不同，即采用不同的工作模式，芯片的功耗有着显著的不同。在系统中共有一种活动模式 AM 和五种低功耗模式 LPMOLPM4 。在等待方式下，耗电为0.7uA，在节电方式下，最低可达0.1uA。 e. 系统工作稳定 上电复位后，首先由DCOCLK启动CPU，以保证程序从正确的位置开始执行，保证晶体振荡器有足够的起振及稳定时间。然后软件可设置适当的存放器的控制位来确定最后的系统时钟频率。如果晶体振荡器在用做CPU时钟MCLK时发生故障，DCO会自动启动，以保证系统正常工作；如果程序跑飞，可用看门狗将其复位。 f. 丰富的片上外围模块 MSP

9、430系列单片机的各成员都集成了较丰富的片内外设。它们分别是看门狗 WDT 、模拟比较器A、定时器A TimerA 、定时器B TimerB 、串口0、 1 USART0、1 、硬件乘法器、液晶驱动器、l 0位l 2位ADC、I 2 C、总线直接数据存取 DMA 、端口0 P0 、端口16 P1P6 、根本定时器 Bas i c Timer 等的一些外围模块的不同组合。其中，看门狗可以使程序失控时迅速复位；模拟比较器进行模拟电压的比较，配合定时器，可设计出AD转换器：16位定时器 Timer_A和Timer_B 具有捕获比较功能，大量的捕获比较存放器，可用于事件计数、时序发生、PWM等；有的器

10、件更具有可实现异步、同步及多址访问串行通信接U可方便的实现多机通信等应用：具有较多的IO端口，最多达6*8条IO口线： PO、 P1、 P2端口能够接收外部上升沿或下降沿的中断输入； 1214位硬件AD转换器有较高的转换速率，最高可达200kbps，能够满足大多数数据采集应用：能直接驱动液晶多达160段：实现两路的12位DA转换；硬件I 2 C串行总线接口实现存储器串行扩展；以及为了增加数据传输速度，而采用直接数据传输 DMA 模块。MSP430系列单片机的这些片内外设为系统的单片解决方案提供了极大的方便。 g. 方便高效的开发环境 目前MSP430系列有OPT型、FLASH型和ROM型三种类

11、型的器件，这些器件的开发手段不同。对于OPT型和ROM型的器件是使用仿真器开发成功之后在烧写或掩膜芯片；对于FLASH型那么有十分方便的开发调试环境，因为器件片内有JTAG调试接口，还有可电擦写的FLASH存储器，因此采用先下载程序到FLASH内，再在器件内通过软件控制程序的运行，由JTAG接口读取片内信息供设计者调试使用的方法进行开发。这种方式只需要一台PC机和一个JTAG调试器，而不需要仿真器和编程器。开发语言有汇编语言和C语言。 MSP430单片机目前主要以FLASH型为主。 h. 适应工业级运行环境 MSP430系列器件均为工业级的，运行环境温度为一40+85摄氏度，所设计的产品适合用

12、于工业环境下。 我国的多数读者对89C 5 1系列的单片机是很熟悉的，为了加深对MSP430系列单片机的认识，我们不妨将两者进行一下比较。 首先，89C 51单片机是8位单片机。其指令是采用的被称为“CISC的复杂指令集，共具有111条指令。而MSP430单片机是16位的单片机，采用了精简指令集 RISC 结构，只有简洁的27条指令，大量的指令那么是模拟指令，众多的存放器以及片内数据存储器都可参加多种运算。这些内核指令均为单周期指令，功能强，运行的速度快。 再者，89C 5 1系列单片机由于其内部总线是8位的，其内部功能模块根本上都是8位的虽然经过各种努力其内部功能模块有了显著增加，但是受其结

13、构本身的限制很大，尤其模拟功能部件的增加更显困难。MSP430系列其根本架构是16位的，同时在其内部的数据总线经过转换还存在8位的总线，在加上本身就是混合型的结构，因而对它这样的开放型的架构来说，无论扩展8位的功能模块，还是16位的功能模块，即使扩展模数转换或数模转换这类的功能模块也是很方便的。这也就是为什么MSP430系列产品和其中功能部件迅速增加的原因。 最后，就是在开发工具上面。对于89C51来说，由于它是最早进入中国的单片机，人们对它在熟悉不过了，再加上我国各方人士的努力，创造了不少适合我们使用的开发工具。但是如何实现在线编程还是一个很大的问题。对于MSP430系列而言，由于引进了Fl

14、ash型程序存储器和JTAG技术，不仅使丌发工具变得简便，而且价格也相对低廉，并且还可以实现在线编程。 其次，89C 5l单片机本身的电源电压是5伏，有两种低功耗方式：待机方式和掉电方式。正常情况下消耗的电流为24mA，在掉电状态下，其耗电电流仍为3mA；即使在掉电方式下，电源电压可以下降到2V，但是为了保存内部RAM中的数据，还需要提供约50uA的电流。而MSP430系列单片机在低功耗方而的优越之处，那么是89C5l系列不可比较的。正因为如此， MSP430更适合应用于使用电池供电的仪器、仪表类产品中。 端口较容易损坏。 外部输入中断优先级顺序不能编程。 不能采用过多的浮点运算 所有处理器的

15、特点 。 二. MSP430F149单片机结构 状态存放器SR /R2/常数发生器1 状态标志 : 控制标志 C :进位标志 GIE :中断标志位 Z :零标志 CPUOFF :CPU控制位 N :负标志 OscOFF:晶振控制位 V :溢出标志 SCG0,SCG1:时钟控制位 ? MSP430的低功耗模式 MSP430的低功耗模式 MSP430的低功耗模式 三. MSP430单片机片内外围模块 1. MSP430时钟模块 2. MSP430的端口 3. 定时器 4. USART模块 5. FLASH存储器模块 6. A/D及D/A 7. 比较器A 8. SPI 9. I2C 10. MSP4

16、30液晶驱动模块 11. DMA控制器 1. MSP430时钟模块 高速晶体振荡器 低速晶体振荡器 数字控制振荡器DCO 锁频环FLL以及锁频环增强版本FLL+ 时钟模块存放器1-DCOCTL 时钟模块存放器2-BCSCTL1 时钟模块存放器3-BCSCTL2 时钟模块存放器4-IE1 时钟模块存放器5-IFG1 根底时钟模块工作方式和相关存放器设置 例1设MCLK XT2, SMCLK DCOCLK，将MCLK由P5.4输出。MSP430X14X中引脚P5.4和MCLK复用。 实现上述功能的程序如下： #include void main void unsigned int i; WDTCT

17、L WDTPW + WDTHOLD; / 停止看门狗 P5DIR | 0x10; / P5.4 输出 P5SEL | 0x10; / P5.4 用作MCLK输出 BCSCTL1 & XT2OFF; / XT2有效 do IFG1 & OFIFG; /去除振荡器失效标志 for i 0xFF; i 0; i- ; / 稳定时间 while IFG1 & OFIFG ! 0 ; / 如果振荡器失效标志存在 BCSCTL2 | SELM1; / MCLK XT2 for ; ; 例: void clock_set void IFG2 0; IFG1 0; _DINT ; _B

18、IC_SR OSCOFF ; BCSCTL1& XTOFF;/LFXT2关闭 BCSCTL1| RSEL1+RSEL0+XTS; BCSCTL1& RSEL2; waiting 6000 ; IFG1 & OFIFG; BCSCTL2| SELM1+SELM0; waiting 500 ; 低功耗 使用内部时钟发生器DCO无需外接任何元件 选择外接晶体或陶瓷谐振器，可以获得最低频率和功耗 采用外部时钟信号源 瞬间响应特性 3. 定时器 看门狗定时器 根本定时器 定时器A 定时器B 定时器A功能模块 计数器局部：输入的时钟源具有4种选择，所选定的时钟源又可以1、2、4或8

19、分频作为计数频率，Timer_A可以通过选择4种工作模式灵活的完成定时/计数功能 捕获/比较器：用于捕获事件发生的时间或产生时间间隔，捕获比较功能的引入主要是为了提高I/O 端口处理事务的能力和速度。不同的MSP430单片机，Timer_A模块中所含有的捕获/比较器的数量不一样，每个捕获/比较器的结构完全相同，输入和输出都决定于各自所带的控制存放器的控制字，捕获/比较器相互之间工作完全独立。 输出单元：具有可选的8种输出模式，用于产生用户需要的输出信号。支持PWM 停止模式 停止模式用于定时器暂停，并不发生复位，所有存放器现行的内容在停止模式结束后都可用。当定时器暂停后重新计数时，计数器将从暂

20、停时的值开始以暂停前的计数方向计数。例如，停止模式前，Timer_A工作于增/减计数模式并且处于下降计数方向，停止模式后，Timer_仍然工作于增/减计数模式，从暂停前的状态开始继续沿着下降方向开始计数。如果不能这样，那么可通过TACTL中的CLR控制位来去除定时器的方向记忆特性。 输出模式 输出模式0 输出模式：输出信号 OUTx由每个捕获/比较模块的控制存放器 CCTLx中的 OUTx位定义，并在写入该存放器后立即更新。最终位 OUTx直通。 输出模式1 置位模式：输出信号在TAR等于 CCRx 时置位，并保持置位到定时器复位或选择另一种输出模式为止。 输出模式2 PWM翻转/复位模式：输

21、出在TAR的值等于 CCRx 时翻转，当TAR的值等于CCR0时复位。 输出模式3 PWM置位/复位模式：输出在TAR的值等于 CCRx 时置位，当TAR的值等于CCR0时复位。 输出模式 输出模式4 翻转模式：输出电平在TAR的值等于 CCRx 时翻转，输出周期是定时器周期的2倍。 输出模式5 复位模式：输出在TAR的值等于 CCRx 时复位，并保持低电平直到选择另一种输出模式。 输出模式6 PWM翻转/置位模式：输出电平在TAR的值等于 CCRx 时翻转，当TAR值等于CCR0时置位。 输出模式7 PWM复位/置位模式：输出电平在TAR的值等于 CCRx 时复位，当TAR的值等于CCR0时

22、置位。 Timer_B和Timer_A共同的特征 4种工作模式 具有可选，可配置的计数器输入时钟源 有多个独立可配置捕获/比较模块 有多个具有8种输出模式的可配置输出单元 DMA使能 中断功能强大，中断可能源自于计数器的溢出，也可能源自于各捕获/比较模块上发生的捕获事件或比较事件。 Timer_B与Timer_A不同之处 Timer_B计数长度为8位，10位，12位和16位可编程，而Timer_A的计数长度固定为16位。 Timer_B中没有实现Timer_A中的SCCI存放器位的功能。 Timer_B在比较模式下的捕获/比较存放器功能与Timer_A不同，增加了比较锁存器 有些型号芯片中的T

23、imer_B输出实现了高阻输出 比较模式的原理稍有不同：在Timer_A中， CCRx存放器中保存与TAR相比较的数据；而在Timer_B中， CCRx存放器中保存的是要比较的数据，但并不直接与定时器TBR相比较，而是将 CCRx送到与之相对应的锁存器之后，由锁存器与定时器TBR相比较。从捕获/比较存放器向比较锁存器传输数据的时机也是可以编程的，可以是在写入捕获/比较存放器后立即传输，也可以是由一个定时事件来触发。 Timer_B支持多重的、同步的定时功能；多重的捕获/比较功能；多重的波形输出功能比方PWM信号。而且，通过比照较数据的两级缓冲，可以实现多个PWM信号周期的同步更新 异步多机通信

24、模式 When two devices communicate asynchronously, the idle-line format is used for the protocol. When three or more devices communicate, the USART supports the idle-line and address-bit multiprocessor communication formats. 串行操作自动错误检测 FE 标志帧错误：当一个接收字符的停止位为0并被装入接收缓存，接收的为一个错误的帧，那么帧错标志被设置成1，即使在多停止位模式时也只检

25、测第一个停止位。同样，丧失停止位意味着从起始位开始的同步特性被丧失，也是一个错误帧。在同步的4线模式时，因总线冲突使有效主机停止，并在STE引脚信号出现下降沿时使FE位设置为1 PE 奇偶校验错误：当接收字符中1的个数与它的校验位不相符，并被装入接收缓存时，发生校验错，设置PE为1 OE 溢出错误标志：当一个字符写入接收缓存URXBUF时，前一个字符还没有被读出，这时前一个字符因被覆盖而丧失，发生溢出同步与异步情况相同 BRK 打断检测标志：当发生一次打断同时URXEIE置位时，该位被设置为1，表示接收过程被打断过。RXD线路从丧失的第一个停止位开始连续出现至少10位低电平被识别为打断 5.

26、FLASH存储器模块 编程可以使用位、字节和字操作 可以通过JTAG、BSL和ISP进行编程 1.83.6V工作电压，2.73.6V编程电压 数据保持时间从10年到100年不等 可编程次数从100到100,000次 60K空间编程时间 5秒 保密熔丝烧断后不可恢复，不能再对JTAG进行任何访问。 FLASH编程/擦除时间由内部硬件控制，无需任何软件干预 FLASH存储器的主要功能部件 控制存放器：控制FLASH存储器的檫除与写入 FLASH存储器阵列：存储体 地址数据锁存器：檫除与编程时执行锁存操作 编程电压发生器：产生编程电压 时序发生器：产生檫除与编程所需所有时序控制信号 擦除操作 选择适

27、当的时钟源和分频因子，为时序发生器提供正确时钟输入 如果Lock 1，那么将它复位 监视BUSY标志位只有当BUSY 0时才可以执行下一步，否那么一直监视BUSY。 如果擦除一段，那么设置ERASE 1。 如果擦除多段，那么设置MERAS 1 如果整个FLASH全擦除，那么设置RASE 1同时MERAS 1。 对擦除的地址范围内任意位置作一次空写入，用以启动擦除操作。如果空写的地址在不能执行擦除操作的段地址范围内，那么写入操作不起作用 FLASH编程操作 选择适当的时钟源以及适宜的分频因子 如果Lock 1，将它复位 监视BUSY位，直到BUSY 0是才可进入下一步 如果写入单字或单字节，那么

28、将设置WRT 1 如果是块写或多字、多字节顺序写入，那么将设置WRT 1，BLKWRT 1 将数据写入选定地址时启动时序发生器，在时序发生器的控制下完成整个过程 FLASH错误操作的处理 如果写入高字节口令码错误，那么引发PUC信号：小心操作可以防止； 在对FLASH操作期间读FLASH内容，会引发ACCVFIG状态位的设置：小心操作可以防止 因为在对FLASH操作期间，需要较长的时间，如果这时看门狗定时器的数据将近尾声，那么看门狗定时器溢出：建议用户程序在进行FLASH操作之前先停掉看门狗定时器，等操作结束之后再翻开看门狗 所有的FLASH类型的MSP430器件的0段都包含有中断向量等重要的

29、程序代码，如果对其进行擦除操作，将会引起严重的后果：建议用户程序在进行FLASH操作之前，先将该段的重要数据或程序代码保存到RAM中或写入到其他暂时未用的段中，等待该段操作完毕再复原那些数据或程序代码；同时一定不要使正在执行的程序处在正要被擦除的段中；也不要在FLASH操作期间允许中断的发生。 ADC12主要特点 12位转换精度，1位非线性微分误差，1位非线性积分误差 有多种时钟源提供应ADC12模块，而且模块本身内置时钟发生器 内置温度传感器 Timer_A/Timer_B硬件触发器 配置有8路外部通道与4路内部通道 内置参考电源，并且参考电压有6种组合 模数转换有4种模式 16字转换缓存

30、ADC12可关断内核支持超低功耗应用 采样速度快，最高可达200ksps 自动扫描 DMA使能 ADC12转换模式 单通道单次转换 序列通道单次转换 单通道屡次转换 序列通道屡次转换 DAC12的主要特征 8位、12位分辨率 可编程的时间对能量消耗 内部或外部参考电压 支持无符号和有符号数据输入 具有自校验功能 二进制或者二的补码形式 多路DAC同步更新 可直接存储器存取 DAC12应用举例 阶梯波的产生：在一定时间范围内，每隔一段时间，输出幅度递增一个恒定值。阶梯波可以通过延迟程序或定时器来配合DAC12产生。 三角波的产生：三角波是由两段直线组成，先输出一个线性增长的波形，到达最大值时，再

31、送出一个线性减少的波形，这两个波形合到一起就成为三角波。可通过控制DAC12的输入值递增、递减来实现 . 不规那么信号的产生：可以把不规那么信号的采样值，存储在程序存储器中，然后用查表的方法读出这些值，送到DAC12一个通道后输出到Y轴上，同时利用另一个DAC12通道在X轴送出锯齿波，以产生水平扫描线。两个DAC12通道信号的频率应保持一定的比例关系，从而能够使显示波形保持同步。当然也可用这种方法产生规那么的波形，如正弦波等。 MSP430的同步通信模块特点 支持3线或4线SPI操作 支持主机模式与从机模式 接收和发送有单独的移位存放器 接收和发送有独立的缓冲器 接收和发送有独立的中断能力 时

32、钟的极性和相位可编程 主模式的时钟频率可编程 7位或8位字符长度 MSP430系列I2C模块的主要特征 符合I2C标准V2.1 读写采取先进先出缓冲结构 可编程时钟发生器 16位数据访问可到达总线的最大吞吐率 自动数据字节计算 支持低功耗模式 从接收根据检测到开始信号自动将MSP430从LPMx模式唤醒 两个DMA触发源 中断功能丰富 只能用USART0实现I2C操作 总线仲裁 当两个设备同时发出起始位进行数据传输时，相互竞争的设备使它们的时钟保持同步，正常发送数据。没有检测到冲突之前，每个设备都认为只有自己在使用总线 仲裁过程中使用的数据就是相互竞争的设备发送到SDA线上的数据。第一个检测到

33、自己发送的数据和总线上数据不匹配的设备就失去仲裁能力。如果两个或更多的设备发送的第一个字节的内容相同，那么仲裁就发生在随后传输中。也许直到相互竞争的设备已经传输了许多字节后，仲裁才会完成。 重新配置I2C模块进行UART或者SPI操作 去除I2C、I2CEN和SYNC位CLR.B &U0CTL 设置SWRST位MOV.B #SWRST, &U0CTL 进行UART或者SPI模式的初始化 在SWART 1情况下初始化所有USART存放器包括UxCTL 通过特殊功能存放器MEx使能USART模块URXEx，UTXEx之一或全部 软件去除SWRST位BIC.B #SWRST, &am

34、p;UxCTL 通过特殊功能存放器IEx中断使能URXIEx，UTXIEx之一或全部可选 复位条件下配置I2C模式 在SWRST1情况下选择I2C模式BIS.B #SYNC+I2C，&U0CTL 去除I2CEN位BIC.B #I2CEN, &U0CTL 在I2C0情况下重新配置I2C模块 软件设置I2CENBIS.B #I2CEN, &U0CTL 10. 液晶驱动模块 MSP430的一个片内外围模块 按照显示缓存的内容来产生SEG和COM信号。 含有驱动外部直接相连的LCD的全部功能模块。 MSP430液晶驱动模块主要特点 具有显示缓存器 所需的SEG、COM信号自动产

35、生 4种驱动方法 多种扫描频率 段输出端口可以切换为通常输出端口 显示缓存器可作为一般存储器 用ACLK经Basic Timer产生频率 11. MSP430 DMA控制器 数据传送不需要CPU介入，完全由DMA控制器自行管理。 在整个地址空间范围内传输数据，块方式传输可达65536字节 能够提高片内外设数据吞吐能力，实现高速传输，每个字或者字节的传输仅需要2个MCLK 减少系统功耗，即使在片内外设进行数据输入或输出时，CPU也可以处于超低功耗模式而不需唤醒 字节和字数据可以混合传送：DMA传输可以是字节到字节、字到字、字节到字或者字到字节。当字到字节传输时，只有字中较低字节能够传输，当从字节

36、到字传输时，传输到字的低字节，高字节被自动清零 四种传输寻址模式：固定地址到固定地址、固定地址到块地址、块地址到固定地址以及块地址到块地址 触发方式灵活：边沿或者电平触发。 单个、块或突发块传输模式：每次触发DMA操作，可以根据需要传输不同规模的数据 DMA控制器的功能模块： 3个独立的传输通道：通道0、通道1和通道2。每个通道都有源地址存放器、目的地址存放器、传送数据长度存放器和控制存放器。每个通道的触发请求可以分别允许和禁止 可配置的通道优先权：优先权裁决模块，传输通道的优先级可以调整，对同时有触发请求的通道进行优先级裁决，确定哪个通道的优先级最高。MSP430的DMA控制器可以采用固定优

37、先级，还可以采用循环优先级。 程序命令控制模块，每个DMA通道开始传输之前，CPU要编程给定相关的命令和模式控制，以决定DMA通道传输的类型 可配置的传送触发器：触发源选择模块，DMAREQ软件触发、Timer_A CCR2输出、Timer_B CCR2输出、I2C 数据接收准备好、I2C 数据发送准备好、USART接收发送数据、DAC12模块DAC12IFG、ADC12模块 的ADC12IFGx、DIFG、DMAE0 外部触发源。并且还具有触发源扩充能力 DMA传输模式 单字或者单字节传输 块传输 突发块传输 重复单字或者单字节传输 重复块传输 重复突发块传输 DMA应用举例 通过TACCR

38、2触发DMA控制器给端口P1输出一个字节串 DMA应用举例 DMA传输使硬件乘法器的运算结果通过串口输出。 DMA应用举例 ADC12转换的结果通过 DMA 控制器传送至高速的运算部件硬件乘法器MPY 液晶显示缓存器和段、公共极输出控制 液晶显示缓存器各个位与液晶的段一一对应。存储位置位那么可以点亮对应的液晶段，存储位复位液晶段变暗。段、公共极输出控制能够自动从显示缓存器读取数据，送出相应信号到液晶玻璃片上。因为不同器件驱动液晶的段数不同，所以液晶显示缓存器的数量也不一样。数量越大，驱动能力越强，显示的内容就越多。 静态方式显示缓存器中位与液晶段的对应关系 2MUX方式显示缓存器中位与液晶段的

39、对应关系 3MUX方式显示缓存器中位与液晶段的对应关系 4MUX方式显示缓存器中位与液晶段的对应关系 07BH ，112H， 24FH， 31FH， 436 53DH， 67DH， 713H， 87FH， 93FH 实验板显存结构 h, e, f, c, d, g, b, a 在各种驱动方式下，液晶显示所需要的帧频率和f LCD的关系为： n 静态驱动方式 f frame fLCD÷2 n 2 MUX驱动方式 f frame fLCD÷4 n 3 MUX驱动方式 f frame fLCD÷6 n 4 MUX驱动方式 f frame fLCD÷8 液晶模拟

40、电压多路器 2个输入端：R23、R13，V1Vcc，V5Vss 3个输入端：R23、R13、R03，V1Vcc 4个输入端：R23、R13、R03、R33 4MUX显示举例 #include char digit10 0xEB, /* "0" LCD segments a+b+c+d+e+f ，每个字的8段安排在一个字节中。*/ 0X60, /* "1" */ 0XC7, /* "2" */ 0XE5, /* "3" */ 0X6C, /* "4" */ 0XAD, /* "5&quo

41、t; */ 0XAF, /* "6" */ 0XE0, /* "7" */ 0XEF, /* "8" */ 0XED /* "9" */ ; void main void int i; WDTCTL WDTPW + WDTHOLD; / 停看门狗 FLL_CTL0 | XCAP14PF; / 配置FLL+ LCDCTL LCDON + LCD4MUX + LCDP2; / 4Mux, S0-S17 BTCTL BTFRFQ1; / 根本定时器输出fLCD P5SEL 0xFC; / 公共极和 Rxx 选择 for

42、; for i 0; i 7; +i / 显示"6543210" LCDMEMi digiti; MSP430 DMA控制器的结构 DMA控制器的寻址 比较器A的功能 比较器A的主要功能是指出两个输入电压CA0和CA1的大小关系，然后设置输出信号CAOUT的值。如果CA0 CA1 那么：CAOUT1，否那么CAOUT0。 参与比较的两个电压CA0和CA1可以是外部或者内部基准电压。任何组合都是可能的。 两个外部输入比较 每个外部输入与0.5VCC或0.25VCC比较 每个外部输入与内部基准电压比较 如果VIN0× R2/ R1+R2 VIN1 CAOUT 1 否那

43、么 CAOUT 0 比较器A的中断 比较器A响应中断的条件为 有中断源：比较器模块有比较结果输出。 设置中断标志：CAIES选择比较器输出的上升沿或下降沿使 中断标志CAIFG置位。 中断允许：比较器A中断允许CAIE置位、系统总中断允许 GIE置位 中断响应后，因为比较器A具有独立中断向量，是单源中断，硬件 会自动去除中断标志位CAIFG 比较器A应用举例 电压检测：P2.3输入的未知电压接到比较器A正端，片内参考电压0.25Vcc接到比较器A负端，如果未知电压大于0.25Vcc，P1.0置位，否那么P1.0复位。 #include "msp430x11x1.h" voi

44、d main void WDTCTL WDTPW + WDTHOLD; / 停止看门狗 P1DIR | 0x01; / P1.0 输出 CACTL1 CARSEL + CAREF0 + CAON; / 0.25 Vcc -comp CACTL2 P2CA0; / P2.3 +comp while 1 if CAOUT & CACTL2 P1OUT | 0x01; / CAOUT 1, 置位 P1.0 else P1OUT & 0x01; / 否那么复位 8 SPI典型结构 当MSP430 USART模块控制存放器UCTL的SYNC位置位且I2C位复位时，串行模块工作在SPI模式

45、，通过4线SOMI，SIMO，UCLK及STE或者3线SOMI，SIMO，UCLK同外界通信 SPI的主机模式 SPI的从机模式 同步通信举例 9 I2C 在现代电子系统中，有为数众多的IC需要进行相互之间以及与外界的通信。为了提高硬件效率和简化电路设计而广泛使用Inter-IC。 Inter-ICI2C总线是一种用于内部IC控制的具有多端控制能力的双线双向串行数据总线系统。能够用于替代标准的并行总线，连接各种集成电路和功能模块。I2C器件的应用能够减少电路间连线，减小电路板尺寸，降低硬件本钱，并提高了系统可靠性 MSP430和有关设备互连 MSP430 I2C模块结构 I2C的寻址模式 7位

46、寻址模式 10位寻址模式 重复产生起始 电气特性 起始位：SCL 1时，SDA上有下降沿 停止位：SCL 1时，SDA上有上升沿 I2C模块 数据传输 I2C总线 位传输 时钟同步 仲裁过程中，要对来自不同主设备的时钟进行同步处理。在SCL上第一个产生低电平的主设备强制其他主设备也发送低电平，SCL保持为低，如果某些主设备已经结束低电平状态，就开始等待，直到所有的主设备都结束低电平时钟。 液晶驱动方法 静态驱动 2MUX 驱动 3MUX 驱动 4MUX 驱动 液晶驱动模块功能结构 Any erase is initiated by a dummy write into the address

47、range to be erased. The dummy write starts the flash timing generator and the erase operation. Figure shows the erase cycle timing. The BUSY bit is set immediately after the dummy write and remains set throughout the erase cycle. BUSY, MERAS, and ERASE are automatically cleared when the cycle comple

48、tes. The erase cycle timing is not dependent on the amount of flash memory present on a device. Erase cycle times are equivalent for all MSP430 devices. 单字或单字节写入周期 块写入周期 Flash Memory Controller Interrupts The flash controller has two interrupt sources, KEYV, and ACCVIFG. ACCVIFG is set when an acces

49、s violation occurs. When the ACCVIE bit is re-enabled after a flash write or erase, a set ACCVIFG flag will generate an interrupt request. ACCVIFG sources the NMI interrupt vector, so it is not necessary for GIE to be set for ACCVIFG to request an interrupt. ACCVIFG may also be checked by software t

50、o determine if an access violation occurred. ACCVIFG must be reset by software. The key violation flag KEYV is set when any of the flash control registers are written with an incorrect password. When this occurs, a PUC is generated immediately resetting the device. 6 A/D及D/A 单通道单次转换模式状态 序列通道单次转换状态 单

51、通道屡次模式的状态 序列通道屡次转换状态 ADC12应用举例 使用外部参考源 #include "msp430x44x.h" void main void WDTCTL WDTPW+WDTHOLD; P6SEL | 0x01; / 使能A/D 通道A0 ADC12CTL0 ADC12ON+SHT0_2; / 翻开 ADC12, 设置采样时钟 ADC12CTL1 SHP; / 使用采样时钟 ADC12MCTL0 SREF_2; / Vr+ VeREF+ 外部 ADC12CTL0 | ENC; / 使能转换 while 1 ADC12CTL0 | ADC12SC; / 开始转换

52、 while ADC12IFG & ADC12BUSY 0 ; _NOP ; ADC12应用举例 使用内部参考源 #include "msp430x44x.h" void main void unsigned int i; WDTCTL WDTPW+WDTHOLD; P6SEL | 0x01; / 使能 A/D 通道A0 ADC12CTL0 ADC12ON+SHT0_2+REFON+REF2_5V; ADC12CTL1 SHP; ADC12MCTL0 SREF_1; / Vr+ Vref+ for i 0; i 0x3600; i+ / 为参考源启动提供延迟 ADC12CTL0 | ENC; / 使能转换 while 1 ADC12CTL0 | ADC12SC; / 开始转换 while ADC12IFG & BIT0 0 ; _NOP ; DAC12的结构 DAC12_xDAT的数据格式 DAC12采用12位 二进制数格式 DAC12使用2 的补码形