场效应晶体管解析

1、 9 场效应晶体管一、 MOS 晶体管工作原理 NMOS 的三端电路模型 NMOS 管栅极存在绝缘层，栅极电流为零。 CGS 和CGD 代表栅源电容和栅漏电容。大小与偏置有关 压控电流源I1 为沟道从漏极流向源极的电流。大小取决于栅源电压VGS 和栅漏电压VDS。MOS管的电流方程MOS管的电流方程1. 1. 迁移率迁移率 n: 电子迁移率电子迁移率 p: 空穴迁移率空穴迁移率 若若 n 1300 cm2/sV p500 cm2/sV 则：则： n /p=2.6一般情况下，一般情况下， n /p=24，空穴迁移率小于电子迁移率空穴迁移率小于电子迁移率。因此，因此，PMOS器件具有较低的电流驱动

2、能力，工作速度比器件具有较低的电流驱动能力，工作速度比NMOS要慢要慢。MOS管的电流方程2. Cox2. Cox单位面积栅电容单位面积栅电容 Cox=0sio2/tox0：真空介电常数，：真空介电常数，8.854x10-12 F/msio2：栅氧化层（：栅氧化层（SiO2）的相对介电常数）的相对介电常数 3.9tox：栅氧化层厚度：栅氧化层厚度MOS管的电流方程3. W/L,沟道宽度和沟道长度之比沟道宽度和沟道长度之比 电流与器件宽长比成正比。电流与器件宽长比成正比。 器件的最小沟道长度器件的最小沟道长度Lmin标志着工艺水平，标志着工艺水平，W表示器件表示器件的大小，的大小，W越大，管子电

3、流越大，导电能力越强，等效电越大，管子电流越大，导电能力越强，等效电阻越小。阻越小。IDnCox2WL(VGS VTH)2MOS管的电流方程4. VTHN，VTHP为阈值电压为阈值电压阈值电压也称为开启电压，是指当背栅与源极连接在一起时使能栅介质下面恰好产生沟道所需要的栅源电压。假设假设VDD=5V,增强型增强型NMOS管管 VTHN（0.140.18）VDD （0.70.9）V 增强型增强型PMOS管管 VTHP-0.16VDD -0.8V 通过工艺控制可以将阈值电压降低，从而使器通过工艺控制可以将阈值电压降低，从而使器件适合于低电源工作。件适合于低电源工作。 MOS管的电流方程5. n，

4、p，沟道长度调制系数，即，沟道长度调制系数，即VDS对沟道长对沟道长度的影响度的影响 对于对于NMOS管，管， n1/VA 0.01/V 对于对于PMOS管，管， p1/VA 0.02/V VA是厄尔利电压是厄尔利电压MOS管MOS管的寄生MOS管的击穿机制雪崩击穿 漏极电压很高时，漏-衬底PN结雪崩击穿，寄生三极管导通源漏穿通 如果MOSFET的沟道长度较短，衬底电阻率较高，则当VDS增加某一数值时，虽然漏区与衬底间尚未发生雪崩击穿，但漏PN结的耗尽区却已经扩展到与源区相连接，这种现象称为源漏穿通。沟道长度越短，衬底电阻率越高，穿通电压就越低MOS管的击穿机制栅氧击穿 Si02在施加高场时会

5、发生致命击穿，根据击穿场强的大小可分成三种情形： (1)击穿场强在8-12MV/cm称为本征击穿。 隧穿效应 (2)击穿场强1MV/cm，SiO2存在巨大缺陷，如针孔热载流子击穿 当MOSFET 沟道在漏极附近处被夹断时，其中存在强电场； 载流子将从强电场获得很大的动能，就很容易成为热载流子，还可以产生雪崩倍增效应。 热载流子有可能注入到栅氧化层中；成为固定的栅氧化层电荷，引起阈值电压漂移和整个电路性能的变化CMOS闩锁效应 源漏区相对于衬底正偏时，会向邻近区域的反偏PN接注入少子，相邻的NMOS和PMOS相互交换少子发生闩锁效应。 CMOS器件的寄生双极晶体管被触发导通，在电源和地之间存在一

6、个低阻通路，产生大短路电流，导致无法正常工作，甚至烧毁。芯片闩锁 测试 每个管脚上施加正向或者负向的测试电流脉冲，芯片上电，电流脉冲从小到100mA，最大到250mA，电流施加之前和之后测量电源电流，如果不近似相等，则不能通过测试当N阱或者衬底上的电流足够大，使得R1或R2上的压降超过0.7V，就会使Q1或者Q2开启。例如Q1开启，它会提供足够大的电流给R2，使得R2的压降达到0.7V，R2也会开启，反馈电流给Q1，形成恶性循环，导致大部分的电流从VDD直接通过寄生晶体管到GND，而不是通过MOSFET的沟道。CMOS闩锁效应 CMOS闩锁效应 避免源漏区域的正向偏压； 增加Guard rin

7、g（保护环）：P+ ring环绕NMOS并接地；N+ ring环绕PMOS并接VDD，可以降低阱和衬底的电阻值，也可阻止载流子到达寄生BJT的基极； 衬底接触和阱接触尽量靠近源极，以降低阱和衬底的阻值； 使NMOS尽量靠近GND，PMOS尽量靠近VDD，NMOS和PMOS间加大距离 除在I/O处需采取防Latch up的措施外，凡接I/O的内部mos 也应圈guard ring。 I/O处尽量不使用pmos(nwell)CMOS闩锁效应增加保护环和衬底接触二、 NMOS 晶体管的版图 自对准硅栅NMOS 晶体管的背栅由生长在P+衬底上的P 型外延层构成。相邻晶体管之间的区域叫做场区。N阱和P阱

8、工艺 阱中的晶体管相互隔离，增加了设计灵活度，N阱工艺得到相互隔离的PMOS;阈值调整注入 理想情况下晶体管的阈值电压应该在0.60.8V 之间。 取决于栅和背的掺杂及栅氧化层的厚度。自然NMOS的本征阈值通常恰好低于0.6V,而自然PMOS本征阈值的幅度恰好大于0.8V。 通过对沟道的注入可以改变MOS 晶体管的阈值电压。P 型注入使阈值电压正向移动，N型注入使阈值电压负向移动。 单独使用硼注入就可以调整两种类型晶体管的阈值电压。简称为阈值调整。进行了注入的称为调整晶体管，而没有进行注入的晶体管称为自然晶体管。 许多工艺都提供自然晶体管作为一个工艺选项，该选项需要一层单独的掩膜。晶体管按比例

9、缩小 按比例缩小定律分为两大类，在这两类中假定宽度和长度要乘以一个比例因子S。 恒定电压、 恒定电场 一般采用恒定电场晶体管按比例缩小 恒定电压按比例缩小随着晶体管尺寸越来越小，避免热载流子的产生和穿通击穿变得十分困难。恒定电场通过降低电源电压，保证电场强度不变，缩小尺寸，可避免问题 晶体管尺寸的缩小实际上改善了它的性能。减小尺寸使得寄生电容变小，而开关速度变快。延迟减小 小尺寸晶体管不仅开关速度变快，而且翻转时的功耗降低。晶体管按比例缩小 5. 按比例缩小理论常用于转换现有的数字版图使之可采用更新的工艺实现。设计者只需简单的运行一个可把所有数据按特定比例缩小的程序，而不用辛苦地重新设计版图。

10、这种类型的按比例缩小称为光学收缩（optical shrink），因为它与使用光学方法使用现有掩膜缩小的结果相同。 6. 光学收缩对所有尺寸的影响相同，但是有些尺寸比其他尺寸更难按比例缩小。选择性栅极尺寸收缩所带来的好处略小于完整的光学收缩。 7. 按比例缩小定律最早从数字工艺发展而来。CMOS 逻辑电路按比例缩小后的结果与预期结果相同，但对于模拟电路或混合信号电路并非如此。MOS晶体管结构 并行的叉指不仅使对宽长比的调整更加便利，而且由于相邻的部分共享源、漏叉指，从而节约了面积。 相邻源/漏叉指的合并也使寄生结电容的减小达到50。最外面叉指作为源区，可以降低漏区一个叉指，降低寄生电容Cgd

11、不相同的宽度需要使用带有凹口的沟槽。 晶体管M1 和M2 共用一个源区，故漏区叉指占据着阵列的两端。 栅不能靠近凹槽拐角，因为此处有较大的氧化层台阶MOS晶体管结构 3. CMOS 版图使用了合并器件从而节约了面积且减小了电容。 一个简单的二输入与非门（NAND）的版图。 PMOS阱共用，漏区共用，阱接触共用，NMOS共用MOS晶体管结构 可以看出数字标准单元设计的规则： 电源线上方，地线下方，所有单元高度相同，便于首尾相连，可以使阱相互交叠，每个单元必须包括阱接触和衬底接触环形晶体管结构 5. MOS 晶体管的漏区电容限制了其开关速度和频率响应。为提高开关速度，必须减小漏区电容与晶体管宽度之

12、比CD/w。环形晶体管将提供最小的CD/w 值，但会以增大源区电容为代价。 6. 环形晶体管有两种基本类型：一种是采用正方形的栅极，另一种是采用圆形的栅极。第五节 浮栅晶体管及版图 浮栅由完全被氧化层包围的多晶硅组成，可以使用热载流子注入的方法向栅极中注入电荷，使晶体管从非导通状态转换到导通状态，对晶体管进行编程。载流子需要约3.2eV 的能量越过氧化层硅界面，因此对浮栅器件进行行编程或者擦除需要产生能量大于3.2eV 的载流子。 4 种常用工艺可以产生所需的能量：1）加热；2）电离辐射；3）热载流子注入；4）Fowler-Nordheim 隧穿。 1. 加热：把晶圆加热到4000C5000C

13、 时，能产生少量的高能载流子，同时也会达到由于高温使得相对较少的电荷逐渐泄漏掉的目的。 2. 电离辐射：电离辐射也能产生高能载流子。一种紫外线光子的能量大约为4.9eV，它能够在几分钟内把浮栅器件的信息擦除，但同时也会影响器件的正常工作。因此紫外线照射只能用来擦除未上电的器件。注意：模拟电路不采用紫外线擦除。 3. 热载流子注入：强电场也可以产生具有足够能量的热载流子。最早的EPROM 通过源自雪崩击穿结的热载流子注入进行编程。这种EPROM 中使用的浮栅器件称为浮栅雪崩注入金属氧化物半导体（FAMOS）晶体管。NMOS 的三端电路模型 NMOS 管栅极存在绝缘层，栅极电流为零。 CGS 和C

14、GD 代表栅源电容和栅漏电容。大小与偏置有关 压控电流源I1 为沟道从漏极流向源极的电流。大小取决于栅源电压VGS 和栅漏电压VDS。MOS管的电流方程3. W/L,沟道宽度和沟道长度之比沟道宽度和沟道长度之比 电流与器件宽长比成正比。电流与器件宽长比成正比。 器件的最小沟道长度器件的最小沟道长度Lmin标志着工艺水平，标志着工艺水平，W表示器件表示器件的大小，的大小，W越大，管子电流越大，导电能力越强，等效电越大，管子电流越大，导电能力越强，等效电阻越小。阻越小。IDnCox2WL(VGS VTH)2MOS管的寄生当N阱或者衬底上的电流足够大，使得R1或R2上的压降超过0.7V，就会使Q1或

15、者Q2开启。例如Q1开启，它会提供足够大的电流给R2，使得R2的压降达到0.7V，R2也会开启，反馈电流给Q1，形成恶性循环，导致大部分的电流从VDD直接通过寄生晶体管到GND，而不是通过MOSFET的沟道。CMOS闩锁效应MOS晶体管结构 并行的叉指不仅使对宽长比的调整更加便利，而且由于相邻的部分共享源、漏叉指，从而节约了面积。 相邻源/漏叉指的合并也使寄生结电容的减小达到50。最外面叉指作为源区，可以降低漏区一个叉指，降低寄生电容Cgd 4 种常用工艺可以产生所需的能量：1）加热；2）电离辐射；3）热载流子注入；4）Fowler-Nordheim 隧穿。 1. 加热：把晶圆加热到4000C5000C 时，能产生少量的高能载流子，同时也会达到