EDA实验指导书2012

1、目 录实验大纲错误！未定义书签。实验系统错误！未定义书签。实验流程 8实验项目错误！未定义书签。实验一全加器 错误！未定义书签。实验二 基于lpm_rom的正弦信号发生器 13实验三数字频率计 错误！未定义书签。实验四交通灯控制器错误！未定义书签。实验五乐曲演奏电路 错误！未定义书签。实验六多功能数字钟 错误！未定义书签。实验七数字电压表 错误！未定义书签。实验大纲课程名称：EDA实验(Electronic Design Automation Experiment )课程代码：面向专业： 电子信息工程、电子科学与技术课程学时： 24For personal use only in study

2、and research; not for commercialuse课程学分： 1实验个数： 6实验类别： 专业For personal use only in study and research; not for commercialuse配套教材：EDA实验指导书，湖南理工学院物电系自编一、本课程实验教学在专业人才培养中的地位作用本实验课程是与理论课程现代数字系统设计配套开出的，是电子信息工程专业和电子科学与技术专业的专业限选实验课程。For personal use only in study and research; not for commercial use本实验课程旨在培养

3、学生研究和开发现代数字系统的能力，成为21 世纪的高级电信工程技术人才。二、本课程实验教学应达到的基本要求通过本课程的实验教学，学生应掌握基于PLD 器件和 Quartus II 平台的 EDA技术，具有现代数字系统的初步开发能力。三、学生应掌握的实验技术及基本技能1、根据实验项目和实验设备，快速构建合理经济的设计方案；2、搭配好硬件电路，提出算法并编程实现；3、准确冷静地调试系统，及时解决遇到的硬件或软件问题。四、实验项目设置及项目选定的原则序号实验项目实验学时每组人数实验类型实验 要求内容提要1全加器41综合必修设计全加器，由拨码 开关输入操作数，发光二 极管显示计算结果。2基于 lpm_

4、rom的正弦信号发生器41综合必修设计基于 lpm_rom的正弦信号发生器，掌握宏 功能模块设计。3数字频率计41综合必修设计8位10进制频率 计，通过8位数码管显示 频率值。4交通灯 控制器41综合必修设计交通灯控制器， 对十字路口的红、绿、黄 和左拐灯进行控制，并通 过数码管显示倒计时。5乐曲演奏 电路41综合必修设计乐曲演奏电路， 驱动蜂鸣器演奏乐曲。6多功能 数字钟41综合选修设计多功能数字钟， 实现计时、校时、定时和 报警功能。7数字电压表41综合选修设计数字电压表，控 制ADC芯片测量电压，由 数码管显示电压值。说明：实验类型分验证、综合、设计、研究创新；实验要求分必修、限选、任选

5、。电子信息工程专业每学年第二学期共开设6个实验，5个必修，1个选修（2选1 ）。五、实验报告与考核1、实验报告要求：步骤完整、数据正确、程序合理、卷面整洁2、考核内容：实验操作和实验报告3、考核方式与评分标准实验成绩=刀（方案成绩X 30%+操作成绩X 40%+报告成绩X 30%）/实验项目数实验系统RC-EDA-20QOC 23456781910121415171816191113202122232425实验系统组成框图、FPGA芯片实验系统采用 Altera公司的EP1K10TC100-3芯片，位于实验系统组成框图的14所示位置，具有低内核电压、低功耗的特点。芯片内门电路高达1万门，内部使

6、用RAM作电路结构，速度高达几百MHZ，其输出可用管脚已全部开放。在芯片的两边各有一个 34脚的IDE插口，可以通过数据排线与其它应用模块相连接。17 4 7 9 O- 4 6 O 2 6- 8 O 29 899 9 68111222233G 0 368 35 9 13791389 999 5T911122 2-23337所示位置。JTAG下载口位于实验系统组成框图的89as82SO737165615755494745868481T97770&86258565048464334 4039 GHD二、显示类模块实验系统中有液晶显示模块、8位7段数码管显示输出和 8位发光二极管等几 个显示

7、模块。其功能是为了显示实验的结果。1、液晶显示模块实验系统采用进口双排16字符液晶显示模块组成，位于实验系统组成框图的16所示位置，其结构电路详见实验。其输入、输出信号在其下方，由13个连接孔与其它模块连接。2、8位7段数码管位于实验系统组成框图的9所示位置，采用 2个共阴高红7段数码管组成，位选信号在数码管的左边由连接孔SELO、SEL1、SEL2与其它模块连接。3、8X8位点阵位于实验系统组成框图的15所示位置，横排8位显示的控制信号在点阵右边控制横排的R位显示的3-8译码器的下方，由 SELO、SEL1、SEL2连接孔与其它模块连接。静*点阵显示控制竖排的日位显示4、8位发光二极管位于实

8、验系统组成框图的13所示位置。其输入由位于其下方的8位连接孔与其它模块连接，可以模拟二进制数据输出。三、接口类模块实验系统有视频接口（ VGA ）、USB接口、RS232接口、通信模块的接口等几 个模块。VGA接口位于实验组成框图的 19所示位置，USB接口位于实验组成框 图的24所示位置，RS232接口位于实验组成框图的25所示位置。其信号输入输出均由位于模块左边的连接孔与其它模块连接。通信模块的输入输出位于实验系 统组成框图的17、18所示位置。四、输入类模块在实验系统中输入类模块有4 X 4键盘、8位复位开关、8位DIP开关和24MHz2Hz分频电路等模块。为其它模块提供必要的输入信号等

9、。1、4X 4键盘在实验系统组成框图的 22所示位置。4 X 4键盘主要是通过编程实现 0F的输入，也可以作为一个控制键。在其上方的连接孔R1、R2、R3、R4控制横向4位；C1、C2、C3、C4控制纵向4位。2、8位复位开关复位开关可以通过手动控制为系统提供脉冲信号。在系统中一共提供了 8位的按键开关，当按下键后其输出为低电平，反之则为高电平。其输出端是模块上方 对应的连接孔K1K8。3、8位DIP开关位于实验系统组成框图中的21所示位置。主要功能是能保持高低电平，通过手动控制为系统提供稳定的逻辑信号。系统总共提供了8位拨档开关，当开关的档位在上方时则输出高电平，反之则为低电平。其输出端是模

10、块上方对应的连接 孔S1S8。4、24M2HZ分频电路在实验系统组成框图的20所示位置。在这个模块中采用了两个时钟源，一个是24M的高频时钟，另一个是32768HZ能完成二次分频的时钟。时钟输出通过其上方的四组跳线改变其频率的输出，每一组频率相对独立。其频率值在电路板上 均已标明。每一组的频率输出端是上方对应的CLK1 CLK2 CLK3 CLK4连接孔。五、A/D、D/A转换模块位于实验系统组成框图中的3和5所示位置，完成模/数和数/模转换。1、ADC0809 芯片ADC0809芯片是8通道、8位逐次逼近式 A/D转换器。CHO26仙晶刁121AD7CH12?KISVi-1 X?20IN-1

11、血心19AD5CH228IN-20 A18AIMCH31Zi-TT n c8AMIN-315AD2CH42IN-414AI>1CH33小f1A3-81?ADOIN-5EOCCH6EOC74IN-625ADAADD-AADD-BCH7524ADBALE ENABLE START CLOCKS23ADC二22AIXLALE1 M换）3OE126START10ALX：CLKVCC在上图中CH0CH7为8个模拟输入通道，其输入端是上方对应的 CH0CH7 连接孔。AD0AD7为数据输出端，通过其右边对应的D0D7连接孔与其它模块连接。其它管脚通过其下方对应的连接孔与控制信号相连。2、DAC080

12、0 芯片DAC0800芯片是8位分辨率的D/A转换芯片，具有连接简单、转换控制方便、 价廉等优点。II'C3DB0 12DBf I)DB210D扔9DB4 8DBS _ 7DB«6DB7 5:COMPB7Vk疏啦+)B4B3Vrfl-)B2nubBllout4K弘loutI：416 O.OluF5144.7K4.7KDAC0800+12V0 luF+12VDA OUTLF4】IG78位数据输入端由下方的 D0D7连接孔输入，模拟信号输出由LF411下方的Vout连接孔输出。六、控制类模块实验系统中有电梯、交通灯、步进电机等控制模块。1电梯在本实验系统中模拟的是 1个三层电梯上

13、下的模块。位于实验系统组成框图的12所示位置。4个按键如上面标志所示分别表示每层楼上、下的请求信号，信号通过其右边对应的4个连接孔1KU （一楼上信号）、2KD （二楼下信号）、2KU （二楼 上信号）、3KD （三楼下信号）与其它模块连接。在中间有 2个黄色的指示灯和 2 个绿色的指示灯。黄色的指示灯表示楼层有下的请求信号；绿色的指示灯表示楼层有上的请求信号。通过其右边对应的 4个连接孔1U （一楼上信号）、2U （二楼上信 号）、2D （二楼下信号）、3D （三楼下信号）与其它模块连接。模块最右边的 3个红 灯表示电梯到达楼层的标志信号，通过其右边对应的3个连接孔与其它模块连接。2、交通灯

14、在实验系统组成框图的 11所示位置。由12个红黄绿灯按交通灯方式排列的交通灯模块，可做交通灯或舞台灯光实验。3、步进电机位于实验系统组成框图的 10所示位置。通过对模块下方的4个连接孔A、B、C、D输入控制信号来控制步进电机的转动。其驱动电路如下所示：Q8Q9ASTEPESTEPCSTEF'DSTEP9013R1325.1KSC13七、E2PRO模块2 2E PROM存储器模块在本系统中采用的是1个8K X 8位的E PROM 2864芯片,通过对其编程，可为其它模块提供波形信号。在实验系统组成框图的4所示位置。八、蜂鸣器模块蜂鸣器在实验系统组成框图中位于6所示位置，由1个蜂鸣器和1个

15、喇叭组成，是为了配合有些实验需要报警发声等要求而设置的。实验系统可以通过对中 间的1个跳线的改变来选择蜂鸣器或喇叭，当跳线帽在左边时选择的是喇叭，反 之则选择的是蜂鸣器。对模块下方的SPEAKER连接孔输入1个时钟信号使蜂鸣器或喇叭发声。其工作原理如下图所示：蜂鸣器SPK信号输入端=R339013九、单片机模块单片机最小系统模块由GND1个单片机 AT89C51、1个电压转换芯片 MAX232和1个地址锁存器74LS377组成，位于电路板的右下方。在组成框图中位置如23所示。其数据总线（D0D7）、地址总线（A0A7、P2.0P2.7）和控制总线以及 P1 口 的输入输出端分布在芯片的四周。实

16、验流程、创建工程1建立工程目录在D盘新建一个文件夹，作为工程目录。2、新建工程(File | New Project Wizard)(1)指定工程目录、名称和顶层设计实体What is the working ditectory for this project?丄DAfadderWhat 祎 the name of thi$ project?ladderWhat is the name of the top-level design entity?(adder(2)选择目标芯片Select the family and device you 艸ant to target for compil

17、ation.Ea 怖就 |ACEX1 KAvaileble devices:FiltersEP1K10TC100-1EP1K1UTC100-2Package:Anv EPI KI OT1100-2Pin countinnEP1K10TC100-3SpeedAnv 3、新建设计文件(File | New)Device Design Files Software Files Other File |AHDLFileBlock D iagrami?S chemdtic File E DIF FileSOPC Builder System|VHDLFile4、保存文件 File | Save As、编

18、译工程(Processing | Start Compilation)全程编译包括排错、数据网表文件提取、逻辑综合、适配、装配文件生成，以 及基于目标器件的工程时序分析等。如果有错误，可双击错误说明条文，修改源程序，重新编译。、时序仿真1新建波形文件(File | New)选择 Other Files 中的 Vector Waveform File2、保存文件(File | Save As)3、设置仿真时间区域(Edit | End Time)4、 添加端口( Edit | Insert Node or Bus | Node Finder)Named:Filtei: | Pins： all丫C

19、ustomise.Look in：IfaddedB 二两 Include subentitiesNodes FoundSelected Nodes:NameAssignmentsPM?bcincoutsum5、编辑输入波形Unassigned lr Unassigned lr Unassigned lr Unassigned C Unasigned 匚luddenbIkdderlcinIfadd&rlcout|hdder|sum选择波形 翻转局部波形全屏视图查找节点未初始化 强制低电平高阻抗 弱低电平 无关计数值任意值对齐网格添加注释缩放视图替换节点 强制未知 强制高电平 弱未知 弱高

20、电平 翻转波形 时钟信号 随机值 排序6、启动时序仿真(Processing | Start Simulation )四、观察RTL电路Tools | RTL Viewer五、弓丨脚分酉己 (Assignments | Assignment Editor)4 Category：ToLocation1MaPIN 5匚AbPIN 73AlinPIN 9斗研 MiltPIN 135MwumPIN 1ST Q All 11 A Pin当引脚分配后，必须重新编译一次。六、下载 (Tools | Programmer)1设置编程器占 Haidwaie Setup.2、启动编程Current selecte

21、d hardware: ByteBlaster|LPT1*Available hardware items:H岔cha怡Set vetPott|i AddRarawere.=si_ss_sssisByteBtorLxalLPT1Remove HardwareIIFileDeviceChecksumUsercodeProgram/ Configurefaddei.cd EP1K10T100 00005408 0000007F0剧 Staft七、运行搭建好外围电路后，观察实验系统运行情况，如果与预期的功能不符，应重新 修改源程序。实验项目实验一全加器、实验目的设计全加器，熟练掌握Quaru II的

22、开发流程。、实验仪器微机、EDA实验系统三、实验原理1系统方案（1）设计半加器Nnsta jhafia-KIAiliiBBaiiiBla-bB id- A fl1 rB i vb B ri- i d ajouTPirr |、cout XOR冷f:戴乓i-fj=instl生成元件符号File | Create/UpdateCreate Symbol Files for Currerit File四、实验步骤1、建立工程2、搭建电路3 个拨码开关分别连接 a， b 和 cin ，代表被加数、加数和低位进位； 2个发光二极管分别连接 cout和sum,代表和、高位进位。3、运行工程拨动开关,观察发光

23、二极管的变化。五、实验数据记录与处理仿真波形图六、问题与讨论用 Verilog 文本方式实现全加器。实验二正弦信号发生器一、实验目的设计正弦信号发生器，熟悉Quartus II 及其LPM_RO与FPGA硬件资源的使用方法。二、实验仪器微机、PLD实验系统三、实验原理1系统方案正弦信号发生器由4个部分组成。地址发生器（6位）正弦信号数据ROM（ 6位地址线，8位数据线）Verilog HDL 顶层设计8 位 D/A（ DACO8O0地址发生器 的时钟CLK的输入频率fO与每周期的波形数据点数（64点）以及D/A输出信号频率f的关系是f = f0 / 64。正弦信号发生器结构框图DAC0800芯

24、片是8位分辨率的D/A转换芯片，具有连接简单、转换控制方便、 价廉等优点。II'C316 O.OluFDE0 12dbTFTDB210DB3 9DBS 7DB66OF? 5A:COMPB7Vk前B5啊)B4B3vrfl-)B2inibBllout4KbIcnit41+5V'二4.7K774.7Kh-DAC0800+12V0 luF+127U4DA OUTLF41IC74.7KLF411下方的8位数据输入端由下方的 DOD7连接孔输入，模拟信号输出由 Vout连接孔输出。新建 mif 文件(File | New )Other Files 中的 Memory Initializat

25、ion File 设置数据数和数据宽输入波形数据保存文件2、新建波形数据文件(1)选择(2)(3)(4)3、定制LPM_RO元件(1) 定制新的宏功能块(Tools | MegaWizard Plug-In Man ager 宏功能块选择storage中的LPM_ROM器件选择ACEX 1K并命名输出文件。(2) 设置RON控制线、数据线和地址线参数(3) 调入波形数据文件4、完成顶层设计四、实验步骤选择CLK为64kHz,通过示波器观察 DAC0800输出波形。五、实验数据记录与处理源程序和时序仿真波形图(编程可参考教材数字系统设计与Verilog HDLP287P290)六、问题与讨论修改

26、数据ROM参数，设其数据线宽度为8,地址线宽度也为 8,用C程序产生正弦信号数据，最后完成以上相同的实验。实验三数字频率计一、实验目的设计4位10进制频率计，掌握频率测量和动态扫描。二、实验仪器微机、EDA实验系统三、实验原理1、系统方案采用1Hz的标准时钟，对待测信号的脉冲数进行计数。通过4位数码管来显示待测信号的频率值。2、测频模块标准时钟控制系统复位模块待测信号 COUNT EN COUNT_CLR LOAD '数量块 -计测模锁h显7F4位数字频率计的结构框图rstelkcount encount clr控制信号的时序关系3、显示模块8位数码管采用动态扫描显示，位选信号SELO

27、、SEL1、SEL2经过3-8译码后选择1位数码管，段选信号为A、B、C、D、E、F、G、DP。(1)位选扫描模块lKHz四进制SEL1*计数器SELO(2)段选扫描模块din15:12| di叫11 din7:4| din3:0SELtl:O(3)显示译码模块dout|3:0数据选择器dout3:0显示译码器ABCDE.£GDP四、实验步骤1、建立工程2、搭建电路 测量标准时钟连接 1Hz 时钟，数码管扫描时钟接 1KHz； 复位信号接拨码开关，开关向下打接地；数码管的位选信号 SELO, SEL1分别连接FPGA芯片； 数码管的段选信号 A, B, C, D E, F, G分别连

28、接FPGA芯片。3、运行工程 改变待测信号的频率，观察数码管的变化。五、实验数据记录与处理源程序六、问题与讨论扩展为8位10进制频率计。实验四交通灯控制器、实验目的设计交通灯控制器，掌握状态机和减法计数器的应用。、实验仪器微机、EDA实验系统三、实验原理1系统方案利用状态机来实现对交通灯的控制，对十字路口的红、绿、黄和左拐灯进行控 制，并通过数码管显示倒计时。88ss2、控制模块(1) 状态机用2个进程分别控制两个方向的交通灯。引入有限状态机控制交通灯的状态转 化，即绿灯t黄灯t左拐灯t黄灯t红灯。复位时红灯全亮。(2) 倒计时用2个减法计数器实现倒计时，当某个状态的剩余时间减到0则切换状态。

29、各状态的交通灯保持时间可以如下分配：A向红、黄、绿和左拐灯分别为55s,5s, 40s, 15s, B向红、黄、绿和左拐灯分别为65s, 5s, 30s, 15s。3、显示模块8位数码管采用动态扫描显示，位选信号SELO、SEL1、SEL2经过3-8译码后选择1位数码管，段选信号为A、B、C、D、E、F、G、DP。(1)位选扫描模块lKHz四讲制SEL1f1JZL rp'J计数器SELO(2)段选扫描模块ACOUNT|7:4数据选择器dout3:0ACOUNT3:0BCOUNT7:4BCOUNT3:OJSEL1:OJ(3)显示译码模块doutl3:0显示译码器AB cDEFGDP*A四

30、、实验步骤1、建立工程2、搭建电路CLK连接1Hz时钟，数码管扫描时钟接 1KHzEN接开关，向下打系统复位，向上打正常工作；LAMPAO分别连接A向的红,黄,绿和左拐灯；LAMPBO分别连接B向的红,黄,绿和左拐灯；数码管的位选信号 SELO, SEL1分别连接FPGA芯片；数码管的段选信号 A，B, C, D E，F，G分别连接FPGA芯片。3、运行工程拨动开关，观察发光二极管和数码管的变化。五、实验数据记录与处理源程序六、问题与讨论引入救护车优先通过机制。实验五 乐曲演奏电路、实验目的设计乐曲演奏电路，掌握乐曲中音符和节拍的控制。、实验仪器微机、EDA实验系统三、实验原理1系统方案输出方

31、波控制蜂鸣器，来实现乐曲的演奏，并通过数码管显示正在演奏的音符。梁祝片段1七扌 I?-6155- i 65 352 2. 3 762、演奏模块（1）音符控制低音频率（Hz）中音频率（Hz）高音频率（Hz）1261.61 C523.311046.52293.72 D587.321174.73329.63 E659.331318.54349.24 F698.541396.953925 G784515686 A4406880617607 B493.97987.871975.5根据各音符的频率，对 6MHz的基准时钟进行分频后，得到相应频率的方波驱 动蜂鸣器演奏音符。(2)节拍控制设全音符的持续时间为

32、 2秒，贝U 8分音符的持续时间为 0.25秒，可引入4Hz 的基准时钟，实现乐曲的连续演奏。音符LED显示4Hz 音符 产生3、显示模块8位数码管采用动态扫描显示，位选信号SELO、SEL1、SEL2经过3-8译码后选择1位数码管，段选信号为 A、B、C、D、E、F、G、DP。(1)位选扫描模块IKHz三进制 计数器SEL1SELO(2)段选扫描模块high3:Omed 3:0dout3:0low3:0SEL1:O(3)显示译码模块dout3:0显示译码器ACDEFGDP四、实验步骤i建立工程2、搭建电路音符基准时钟连接 6MHz节拍基准时钟连接 4Hz;speaker连接蜂鸣器；数码管的位

33、选信号 SELO, SEL1分别连接FPGA芯片；数码管的段选信号 A, B, C, D E, F, G分别连接FPGA芯片。3、运行工程听蜂鸣器发出的声音。五、实验数据记录与处理源程序六、问题与讨论演奏其它乐曲。实验六多功能数字钟、实验目的设计多功能数字钟，掌握按键处理和动态扫描。、实验仪器微机、EDA实验系统三、实验原理1系统方案扬声器时回显示功能选择 时分切换 增加数值 基准时钟数字钟具有三种运行模式，即计时、校时和报时，可引入4Hz的基准时钟。通过功能选择键来切换运行模式。在校时和报时模式下，由时分切换键区分当前调整 的时间参数。增加数值键可以让时间参数增1，如果长按则会连续快速增 1

34、。数字钟还具有整点报时和定时闹铃功能，扬声器可引入 1KHz的基准时钟。2、按键模块由于按键存在机械抖动，可引入1KHz的基准时钟，延时约16ms，等待按键稳定后再检测其状态。3、显示模块8位数码管采用动态扫描显示，位选信号SELO、SEL1、SEL2经过3-8译码后选择1位数码管，段选信号为 A、B、C、D、E、F、G、DP。(1)位选扫描模块lKHz六进制计数器SEL2SELtSELO(2)段选扫描模块dout3:0Jhour7:4 hour3:0 min7:斗 min| 3:0 min7:4 min3:0SEL2:0|(3) 显示译码模块dout3:0显示译码器ABcDFDP四、实验步骤

35、1、建立工程2、搭建电路 计时基准时钟连接 4Hz,闹铃基准时钟连接 4Hz; speaker 连接蜂鸣器； 功能选择键,时分切换键和增加数值键分别连接 3 个按键 数码管的位选信号 SELO, SEL1, SEL2分别连接FPGA芯片； 数码管的段选信号 A，B, C, D E，F，G分别连接FPGA芯片。3、运行工程 改变按键,观察数码管的变化,听蜂鸣器发出的声音。五、实验数据记录与处理源程序六、问题与讨论引入日历功能,包括年、月、日。实验七数字电压表、实验目的设计数字电压表，掌握数据采集和状态机的应用。、实验仪器微机、EDA实验系统三、实验原理1系统方案利用状态机来实现对 ADC0809的采样控制，检测电位器提供的电压信号，由2位数码管显示电压值。2、ADC0809芯片ADC0809芯片是8通道、8位逐次逼近式 A/D转换器。CH