电工学第12章

1、第第1111章章时序逻辑电路时序逻辑电路第第12章章 时序逻辑电路时序逻辑电路12.1基本双稳态触发器基本双稳态触发器12.2钟控双稳态触发器钟控双稳态触发器12.3 寄存器寄存器 12.4 计数器的分析计数器的分析 12.1 基本双稳态触发器基本双稳态触发器触发器的功能：触发器的功能：形象地说，形象地说， 它具有它具有“一触即发一触即发”的的功能。在输入信号的作用下，它能够从一种状功能。在输入信号的作用下，它能够从一种状态态 ( 0 或或 1 )转变成另一种状态转变成另一种状态 ( 1 或或 0 )。触发器的特点：触发器的特点：有记忆功能的逻辑部件。输出状态有记忆功能的逻辑部件。输出状态不只

2、与现时的输入有关，还与原来的输出状态不只与现时的输入有关，还与原来的输出状态有关。有关。触发器的分类：触发器的分类：按功能分：按功能分：有有R-S触发器、触发器、D型触发器、型触发器、JK触发器、触发器、T型等；型等；按触发方式划分：按触发方式划分：有电平触发方式、主从有电平触发方式、主从触发方式和边沿触发方式触发方式和边沿触发方式 。两个输入端两个输入端&a&bQQDRDS反馈反馈两个输出端两个输出端基本基本 RS 触发器触发器反馈反馈正是由于正是由于引入反馈，引入反馈，才使电路具有才使电路具有记忆功能记忆功能 !输入输入RD=0, SD=1时时若原状态：若原状态：1Q0Q

3、11001010输出仍保持：输出仍保持：1Q0Q &a&bQQDRDS若原状态：若原状态：0Q1Q 01111010输出变为：输出变为：1Q0Q 置置“0”！&a&bQQDRDS输入输入RD=1, SD=0时时若原状态：若原状态：1Q0Q 10101001输出变为：输出变为：0Q1Q &a&bQQDRDS若原状态：若原状态：0Q1Q 00110101输出保持：输出保持：0Q1Q &a&bQQDRDS置置“1” ！输入输入RD=1, SD=1时时若原状态：若原状态：10111001输出保持原状态：输出保持原状态：0Q1Q 0Q1Q

4、若原状态：若原状态：1Q0Q 01110110输出保持原状态：输出保持原状态：1Q0Q &a&bQQDRDS&a&bQQDRDS保持！保持！输入输入RD=0, SD=0时时0011输出：全是输出：全是1注意：注意：当当RD、SD同时由同时由0变变为为1时，翻转快的门输出变为时，翻转快的门输出变为0，另一个不得翻转。因此，另一个不得翻转。因此，该状态为不定状态。该状态为不定状态。&a&bQQDRDS基本触发器的功能表基本触发器的功能表QRD SD Q1 10 11 00 0保持原状态保持原状态0 11 0不定状态不定状态复位端复位端置位端置位端QD

5、RDSQ逻辑符号逻辑符号1. 基本触发器是双稳态器件，只要令基本触发器是双稳态器件，只要令RD=SD=1，触，触发器即保持原态。稳态情况下，两输出互补。一发器即保持原态。稳态情况下，两输出互补。一般定义般定义Q为触发器的状态。为触发器的状态。2. 在控制端加入负脉冲，可以使触发器状态变化。在控制端加入负脉冲，可以使触发器状态变化。SD端加入负脉冲，使端加入负脉冲，使Q=1，SD称为称为“置位置位”或或“置置1”端。端。RD端加入负脉冲，使端加入负脉冲，使Q=0，RD称为称为“复位复位”或或“清清0”端。端。基本触发器也可由两个或非门组成（见书），基本基本触发器也可由两个或非门组成（见书），基本

6、触发器是其它触发器的基础，可用于消除按钮的抖触发器是其它触发器的基础，可用于消除按钮的抖动。所有触发器输入端空着的时候，都认为是接高动。所有触发器输入端空着的时候，都认为是接高电平。电平。12.2 钟控双稳态触发器钟控双稳态触发器 数字系统往往有多个双稳态触发器数字系统往往有多个双稳态触发器,速度各异，需要速度各异，需要一个统一的信号控制，该信号叫时钟脉冲，有时钟脉冲一个统一的信号控制，该信号叫时钟脉冲，有时钟脉冲的触发器叫钟控触发器或同步触发器。的触发器叫钟控触发器或同步触发器。 按电路结构分为四门钟控型、主从型和维持阻塞型等。按电路结构分为四门钟控型、主从型和维持阻塞型等。 按逻辑功能，钟

7、控型分为按逻辑功能，钟控型分为RS、JK、D和和T等触等触发器。发器。 按触发方式，钟控型分为电平触发、主从触发和边按触发方式，钟控型分为电平触发、主从触发和边沿触发等。沿触发等。 相同逻辑功能的触发器，电路结构不同，触发方式不相同逻辑功能的触发器，电路结构不同，触发方式不同，重点是逻辑功能和触发方式，电路结构不必深究。同，重点是逻辑功能和触发方式，电路结构不必深究。不同逻辑功能的触发器还可通过外部接线进行转换，不同逻辑功能的触发器还可通过外部接线进行转换，逻辑功能改变，触发方式不变。逻辑功能改变，触发方式不变。 RS触发器只介绍四门钟控型，电平触发；触发器只介绍四门钟控型，电平触发；JK触发

8、器只介绍主从型，主从触发；触发器只介绍主从型，主从触发；D触发器只介绍维触发器只介绍维持阻塞型，边沿触发；持阻塞型，边沿触发；T触发器只介绍触发器间的转触发器只介绍触发器间的转换。换。 钟控触发器仍将钟控触发器仍将Q端状态定义为触发器的状态，端状态定义为触发器的状态，输入信号改用正脉冲，信号未来时为低电平输入信号改用正脉冲，信号未来时为低电平0 ，有信，有信号时为高电平号时为高电平1，输入信号高电平有效。，输入信号高电平有效。12.2.1 RS触发器触发器QQRDSDabRDSDcdRSCP“ 同步同步 ”的含义：由时钟的含义：由时钟CP决定决定R、S能否对输能否对输出端起控制作用。出端起控制

9、作用。直接清零端直接清零端直接置位端直接置位端输出端输出端输入端输入端QQRDSDabRDSDcdRSCP平时常平时常为为 1平时常平时常为为 1直接清零端直接清零端直接置位端直接置位端直接清零端、置位端的处理：直接清零端、置位端的处理：CP=0时时011触发器保持原态触发器保持原态CP=1时时&a&bQQDRDS&c&dRSCP111RS&a&bQQDRDS&c&dRSCP11RS触发器的功能表触发器的功能表CP R S Q 0 保保持持 1 0 0 保保持持 1 0 1 1 0 1 1 0 0 1 1 1 1 不不确确定定 Q

10、简化的功能表简化的功能表R S Qn+1 0 0 Qn 0 1 1 1 0 0 1 1 不不确确定定 Qn+1 -下一状态（下一状态（CP过后）过后）Qn -原状态原状态RDSDRSCQQ逻辑符号逻辑符号可见与基本可见与基本RS触发器逻辑功触发器逻辑功能相同，只是能相同，只是R、S信号必须在信号必须在CP为为1是才起作用。是才起作用。简化的功能表简化的功能表R S Qn+1 0 0 Qn 0 1 1 1 0 0 1 1 不不确确定定 由它的功能表可见：由它的功能表可见：在在R、S不相等时，不相等时，Q 服从于服从于 S ! 这是一个值得重视的规律，有必要进这是一个值得重视的规律，有必要进一步归

11、纳和进行形象化的表达。一步归纳和进行形象化的表达。R、S不相等不相等时，时，信息传送路径信息传送路径的形象化表达的形象化表达 ：cdCPQQabRS1QQRSCCP 该电路的该电路的信息传送规律信息传送规律在今后的学习过程中，将在今后的学习过程中，将会会多次使用多次使用。 CP由由0跳至跳至1的时间叫正脉冲的前沿或上升沿时间，的时间叫正脉冲的前沿或上升沿时间，由由1跳至跳至0的时间叫正脉冲的后沿或下降沿时间。的时间叫正脉冲的后沿或下降沿时间。 触发方式指触发器在触发方式指触发器在CP的何时接受输入信号并输的何时接受输入信号并输出相应状态。逻辑相同的触发器采用不同的电路结构，出相应状态。逻辑相同

12、的触发器采用不同的电路结构，触发方式就会不同，虽然输出状态变化的条件和结果触发方式就会不同，虽然输出状态变化的条件和结果相同，但接受输入信号和输出相应状态的时间却不同，相同，但接受输入信号和输出相应状态的时间却不同，所以在同样的输入波形下，输出的波形便不会相同。所以在同样的输入波形下，输出的波形便不会相同。 只要只要CP为为1的所有时间内，触发器都可接受输入信的所有时间内，触发器都可接受输入信号并立即输出相应状态。如在号并立即输出相应状态。如在CP前加一个非门，则只前加一个非门，则只在在CP为为0才接受输入信号并立即输出相应状态。只要才接受输入信号并立即输出相应状态。只要CP在规定的电平时，触

13、发器都能接受输入信号并立即在规定的电平时，触发器都能接受输入信号并立即输出相应状态的触发方式叫电平触发。可分高电平触输出相应状态的触发方式叫电平触发。可分高电平触发和低电平触发。发和低电平触发。 电平触发的优点是电路结构简单，动作较快，输电平触发的优点是电路结构简单，动作较快，输入信号变化时，输出状态能很快随之变化。缺点是在入信号变化时，输出状态能很快随之变化。缺点是在一个一个CP的有效期间内，若输入信号多次变化时，触发的有效期间内，若输入信号多次变化时，触发器的状态也多次变化（翻转），这就破坏了每个器的状态也多次变化（翻转），这就破坏了每个CP脉脉冲，输出状态只能翻转一次（输出状态与冲，输出

14、状态只能翻转一次（输出状态与CP脉冲同步）脉冲同步）的要求。这一点可用下例说明（的要求。这一点可用下例说明（P334）。）。CPRSQ例：例：画出高电平触发画出高电平触发RS触发器的输出波形触发器的输出波形 。假设。假设Q的初始状态为的初始状态为 0。CPRSQQSet使输出全为使输出全为1CP撤去后撤去后状态不定状态不定ResetQQRDSDRSC逻辑逻辑符号符号 这根红颜色的线还表这根红颜色的线还表示一重含义：示一重含义：“高电平有高电平有效效”，即，即 “ 只有在时钟只有在时钟 CP1 时，它才表现出应时，它才表现出应有的逻辑功能；如果有的逻辑功能；如果CP0，输出端，输出端 Q 则保持

15、原状则保持原状态态”。逻辑逻辑符号符号 这根绿颜色的线也表这根绿颜色的线也表示一重含义：示一重含义：“低电平有低电平有效效”，即，即 “ 只有在时钟只有在时钟 CP0 时，它才表现出应时，它才表现出应有的逻辑功能；如果有的逻辑功能；如果CP1，输出端，输出端 Q 则保持原状则保持原状态态”。QQRDSDRSC三、三、JK触发器触发器QQR2S2CF从从QQR1S1CF主主CPQQKJJK触发器的触发器的功能最完善，功能最完善，有两个控制有两个控制端端J、K。由。由两个钟控两个钟控RS触发器组成，触发器组成，上面低电平上面低电平触发，下面触发，下面高电平触发。高电平触发。输入为输入为J、K故名。

16、故名。RDSD 两个触发器中输入信号的叫主触发器，输出状态两个触发器中输入信号的叫主触发器，输出状态的叫从触发器。从触发器的状态有主触发器决定。主的叫从触发器。从触发器的状态有主触发器决定。主触发器的触发器的S与与J、R与与K是逻辑乘的关系。是逻辑乘的关系。 主触发器在主触发器在CP的前沿接受输入信号，从触发器在的前沿接受输入信号，从触发器在CP的后沿输出状态，从触发器的输出状态由主触发的后沿输出状态，从触发器的输出状态由主触发器的状态决定器的状态决定,二者相同但出现的时间不同。二者相同但出现的时间不同。CP的前的前沿时主触发器接受信号，输出状态由沿时主触发器接受信号，输出状态由J、K、Q、Q

17、决决定，从触发器不接受信号，状态不变；定，从触发器不接受信号，状态不变；CP的后沿时的后沿时从触发器接受信号，输出状态由主触发器状态决定，从触发器接受信号，输出状态由主触发器状态决定，主触发器不接受信号，状态不变。主触发器不接受信号，状态不变。 逻辑功能逻辑功能(a) J=K=0，触发器保持原状态，触发器保持原状态由于主触发器两输入都有由于主触发器两输入都有0，故，故CP=1时主触发器状态时主触发器状态不变，不变，CP后沿时从触发器状态也不变，后沿时从触发器状态也不变，Qn+1=Qn。（b) ，触发器为态，触发器为态 若触发器原为态，则主触发器输入中各有，若触发器原为态，则主触发器输入中各有，

18、如前述，触发器保持为。如前述，触发器保持为。 若触发器原为若触发器原为1态，则主触发器输入中态，则主触发器输入中R端全端全1，S端全端全0，故，故CP=1时主触发器变时主触发器变0，CP后沿时，从触发后沿时，从触发器也变为器也变为0。所以。所以J为置为置0端。端。（c) J=1，K=0，触发器为，触发器为1态态 与上述相反，与上述相反，K为置为置1端。端。（d）J=K=1，触发器翻转，触发器翻转 若原态若原态0，则主触发器，则主触发器R端有端有0，S端全端全1，故主、，故主、从触发器先后变为从触发器先后变为1。 若原态若原态1，则主触发器，则主触发器R端全端全1，S端有端有0，故主、，故主、从

19、触发器先后变为从触发器先后变为0。 可见在两输入都有信号时，不象可见在两输入都有信号时，不象RS触发器出现触发器出现不允许的不定状态，而是翻转，不允许的不定状态，而是翻转，Qn+1= Qn。 在在CP为规定的电平是，主触发器接受相应输入信为规定的电平是，主触发器接受相应输入信号，当号，当CP再跳变时，从触发器输出相应状态的触发形再跳变时，从触发器输出相应状态的触发形式叫式叫主从触发。主从触发。又分为前沿和后沿主从触发两种，在又分为前沿和后沿主从触发两种，在图形符号上用图形符号上用表示表示CP前沿输入信号，如加前沿输入信号，如加表示表示CP前沿输入信号，前沿输入信号，表示输出延迟。表示输出延迟。

20、 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 nQ功能表功能表JK触发器的功能小结：触发器的功能小结：1. 当当J=0、K=0时，具有保持功能；时，具有保持功能；2. 当当J=1、K=1时，具有翻转功能；时，具有翻转功能；3. 当当J=0、K=1时，具有复位功能；时，具有复位功能；4. 当当J=1、K=0时，具有置位功能。时，具有置位功能。后沿主从触发后沿主从触发RDSDCQQKJ前沿主从触发前沿主从触发RDSDCQQKJ逻辑符号逻辑符号由于由于Q、Q的反馈，不会在的反馈，不会在CP有效期发生多次翻转，有效期发生多次翻转，但可能存在一次翻转（但可能存在一次翻转（P337例）

21、。例）。CPJKQ第第3个个CP期间，输入一度变化，但主触发器被从触发期间，输入一度变化，但主触发器被从触发器封锁，而不会第二次翻转。第器封锁，而不会第二次翻转。第4个个CP期间，输入变期间，输入变化时，主触发器从化时，主触发器从1变变0，从触发器在后沿从，从触发器在后沿从1变变0。所。所以主从触发方式不允许在以主从触发方式不允许在CP的有效期间内输入信号的有效期间内输入信号发生变化。发生变化。四、四、 D触发器触发器D&1&2QQDRDS&3&4CP输入端输入端置置0阻塞线阻塞线置置1阻塞线阻塞线&56置置1维持线维持线RSBA置置0维持维持线线一、电

22、路结构一、电路结构 上面两个与非门组成一个基本上面两个与非门组成一个基本RS触发器，为触发器，为输出电路；中间两个与非门组成输出电路；中间两个与非门组成CP的导引电路；下的导引电路；下面两个与非门组成信号输入电路。输入端只有一个面两个与非门组成信号输入电路。输入端只有一个D，故叫故叫D触发器。触发器。 导引电路作用是导引电路作用是CP=0时，中间两个门的时，中间两个门的R=S=1，基本触发器保持原态与基本触发器保持原态与D无关，无关，CP=1后导引门打开，后导引门打开，输出才由输入决定。此电路特点是一旦输入决定了输输出才由输入决定。此电路特点是一旦输入决定了输出后，整个出后，整个CP=1期间，

23、输入再变化，输出也不变，期间，输入再变化，输出也不变，只有在下一个只有在下一个CP=1，输出才再由输入决定，不会像，输出才再由输入决定，不会像四门钟控电路出现多次空翻，也不会像主从电路出现四门钟控电路出现多次空翻，也不会像主从电路出现一次翻转，这是由维持线和阻塞线实现的。一次翻转，这是由维持线和阻塞线实现的。 二、逻辑功能二、逻辑功能 （a) D=0时，触发器为时，触发器为0 CP=0，3、4两个门被封锁，两个门被封锁，R=S=1；当；当CP从从0至至1，由于由于D=0，6门有门有0出出1，4门全门全1出出0，R=0，2门有门有0出出1，Q=1，1门全门全1，Q=0。且在。且在CP=1的期间，

24、的期间，R=0反反馈到馈到6门，无论门，无论D如何如何B的状态不变，所以触发器的的状态不变，所以触发器的状态不变，维持状态不变，维持0态。故态。故R到到6门的线叫置门的线叫置0维持线。维持线。同时同时B=1到到5门输入，全门输入，全1则则0，A=0，3门有门有0则则1，S=1阻塞了触发器置阻塞了触发器置1的可能，故的可能，故B到到5门的线叫置门的线叫置1阻塞线。阻塞线。（b)=，触发器为，触发器为1CP=0时，又恢复到时，又恢复到R=S=1，当，当CP由由0到到1时，由于时，由于6门全门全1则则0，B=0，4门有门有0则则1，R=1，5门有门有0则则1，A=1，3门全门全1则则0，S=0，1门

25、有门有1则则0，Q=1，2门全门全1则则0，Q=0，所以触发器为，所以触发器为1态。且态。且CP=1的期间，的期间，S=0反馈到反馈到5门，有门，有0出出1，A=1，3门全门全1则则0，使，使S=0不不变，且使变，且使1门有门有0出出1，Q将继续为将继续为1。故。故S到到5门的线叫门的线叫置置1维持线。同时维持线。同时S=0送到送到4门输入，无论门输入，无论D是否变化，是否变化，4门有门有0出出1，R=1，2门全门全1则则0，Q=0，阻塞了触发器，阻塞了触发器置置0的可能，故的可能，故S到到4门的线叫置门的线叫置0阻塞线。阻塞线。 此触发器在此触发器在CP从从0到到1时接受输入信号，输出相应时

26、接受输入信号，输出相应状态，在状态，在CP前加一个非门，触发器在前加一个非门，触发器在CP从从1到到0时接时接受输入信号，输出相应状态。这种只在受输入信号，输出相应状态。这种只在CP电平跳变时电平跳变时接受输入信号并输出相应状态的接受输入信号并输出相应状态的 触发方式叫边沿触发，触发方式叫边沿触发，可分上沿和下沿触发两种。见下图。不会在可分上沿和下沿触发两种。见下图。不会在CP的有效的有效期内出现多次或一次翻转，因而抗干扰能力强。期内出现多次或一次翻转，因而抗干扰能力强。D Qn+1 0 0 1 1 功能表功能表CPDQ例：例：画出画出D触发器的输出波形。（触发器的输出波形。（P340）上沿触

27、发上沿触发RDSDD CQQ下沿触发下沿触发RDSDD CQQ逻辑符号逻辑符号五、五、T 触发器触发器T 0 1 nQnQ1nQ 功能表功能表时序时序图：图：CPQTT=0，触发器保持原态，触发器保持原态，T=1，触发器翻转，触发器翻转，每来一个每来一个CP，触发器就翻转一次，不但有记忆，触发器就翻转一次，不但有记忆功能，还有计数功能。功能，还有计数功能。触发器可通过外接线相互转换，转换后触发方式触发器可通过外接线相互转换，转换后触发方式不变。不变。RDSDCQQT逻辑符号逻辑符号:RDSDCQQKJJK触发器触发器改为改为T触发触发器器JK触发器触发器改为改为T触发触发器器RDSDDCQQ=

28、1TRDSDCQQT逻辑符号逻辑符号:二者触发方式二者触发方式不同但逻辑功不同但逻辑功能相同，能相同，D使使用最方便，用最方便，JK功能最全，都功能最全，都可相互转换。可相互转换。例：例：四人抢答电路。四人抢答电路。四人参加比赛，每人一个按四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。钮，其中一人按下按钮后，相应的指示灯亮。并且，其它按钮按下时不起作用。并且，其它按钮按下时不起作用。电路的核心是电路的核心是74LS175四四D触发器。它的内触发器。它的内部包含了四个部包含了四个D触发器，各输入、输出以字触发器，各输入、输出以字头相区别，管脚图见下页。头相区别，管脚图见下页。+

29、5V1Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4 CLRCP赛前先清零赛前先清零0输出为零输出为零发光管不亮发光管不亮CP& 1& 2& 2清零清零1Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4 CLRCP+5V1反相端都为反相端都为11开启开启CP& 1& 2& 2清零清零1Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4 CLRCP+5V若有一按钮被按下，若有一按钮被按下，比如第一个钮。比如第一个钮。=1=00被封被封这时其它按钮被这时其它按钮被按下也没反应。按下也没反应。0CP& 1& 2& 2清零清零12.3

30、寄存器寄存器 时时 序序逻辑电路逻辑电路寄存器和移位寄存器寄存器和移位寄存器计数器计数器顺序脉冲发生器顺序脉冲发生器分析分析设计设计教学要求教学要求 ：1. 会使用移位寄存器组件会使用移位寄存器组件 ；2. 会分析和设计计数器电路。会分析和设计计数器电路。*1 数码寄存器数码寄存器Q3Q2Q1Q0&QQSQQQQQQA1A2A3A4CLR取数取数脉冲脉冲接收寄接收寄存脉冲存脉冲( CP )寄存器是计算机的主要部件之一，它用寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。分数码和移位寄存器。来暂时存放数据或指令。分数码和移位寄存器。四位数码寄存器四位数码寄存器CR1SCRSCRSCR1111110四位串入四位串入 - 串出的右移寄存器：串出的右移寄存器：D1 Q2D2 Q3D3 RD0 Q1QDQQ3DQDQDCP串行串行输出输出Q1Q2Q0串行串行输入输入2 移位寄存器移位寄存器12.4 计数器的分析计数器的分析 12.4.1 计数器的功能和分类计数器