同步时序逻辑电路设计

1、同步时序逻辑电路设计作者:日期:综合性、设计性实验报告姓名 赵菁学号_专业_通信工程_班级实验课程名称?数字电子技术实验？ _指导教师及职称潘学文 讲师开课学期 至学年学期上课时间年 月日湖南科技学院教务处编印设计题目同步丨进制加法计数器小组合作是(丨否小组成员1.实验目的：1. 掌握同步时序逻辑电路的设计方法。2. 学会使用触发器设计时序逻辑电路。3. 学习由触发器构成计数器的方法及其逻辑功能的测试方法。2.实验仪器及器件1.数字电子技术实验箱1台2 .器件:与非门7 4LS 0 4,J -K触发器74LS 1 12, D触发器74L S74。3.实验内容应用触发器构成同步十进制加法或减法计

2、数器。1要求用J- K触发器构成一个十进制同步加法计数器，各触发器的输出端分别 由发光二极管输出，其对应转换状态为0 00 0 00 0 1 0010 00 1 101000101 0110 011110001001 00 0 0，写出实验原理，画出电路图，完成逻辑状态测试 表。(2)要求用D触发器构成一个十进制同步加法计数器，各触发器的输出端分别由发 光二极管输出，其对应转换状态为 000 0 000 1 0 0 1 000 1 1 0 1 000101 011001 1 1 100 0 1 0010 0 00,写出实验原理，画出电路图，完成逻辑状态测试 表。4.设计过程：利用JK触发器实现

3、同步十进制计数器1列出该计数器的完全状态表和鼓励表，如表1.2所示表1.2完全状态表和鼓励表Cp现态次态鼓励信号Q31q2Q11QdQa 1q2 1Q111Q011J3K3J2K2J1K1J0K00000000010X0X0X1X1000100100X0X1XX12001000110X0XX01X3001101000X1XX1X00X1X5010101100XX01XX16011001110XX0X01X7011110001XX1X1X1810001001X00X0X1X910010000X10X0XX1(2)画出卡诺图，如下所示，化简后，求得各触发器的鼓励方程。 得

4、到鼓励信号方程组J 3 Q2Q1 QoK 3 QoJ 2Qi QoJi Q3Q0Jo Ko 1K2Q1Q0KiQo00000010XXXXXXXXnQonQ 3nQ 1nXXXXXXXXXXXX01XXL JnQonQ1nQ 20010XXXXrXXXXJ00XXJnQonQ3nQ1XXXX0010XXXXXXXXnnQ1nQ3Qon01XX01XXXXXX00XXLJnQ 2nQ3Q0nQ 1XX10XX10XXXXXXXX*nQ3nQ1Q0n(3)画出该计数器的逻辑电路图，如图1.2所示a>J -FF, 9JI0歎、T CPJITLTLLt戦料4 )检查自启动能力将触发器的十六种取值

5、组合代入各触发器的状态方程，得到如表9-11所示的状态转移表。根据状态转移表可画出状态转换图llULllO10111010ODOQQOOIDOIO00110100110111001001100 001110110-0101在CP作用下，计数器的状态Q3n +1Q2 n + Q 1n + Q 0 n+按照00000 0 0 1 T T 100 1 0000循环，这十个状态称为有效状态。1010、1 01 1、1 1 00、1101、1 1 10、1111六个状态称为无效状态。5.逻辑功能测试及状态记录5、实验报告要求1画出实验的波形图。2 .画出实验预习要求的设计方案、电路图，写出实验步骤及结果。6、思考题1说明7 4 LS 7 4 D触发器与由74L S11 2JK触发器设计的计数器有何区别2试利用74LS 74 D触发器或74LS 112 JK触发器设计同步十六进制减法计数器?7实验总结实验过程中碰到的问题、解决的方法、心得和体会通过本次实验,对74IS112j k触发器有进一步了解,学会了同步时序电路的设计方法学会了使用触发器设计时序逻辑电路，学习了由触发器构成计数器的方法及其逻辑功能的测试方法。8.参考文献1 金燕