工程设计培训教材_第1页
工程设计培训教材_第2页
工程设计培训教材_第3页
工程设计培训教材_第4页
工程设计培训教材_第5页
已阅读5页,还剩35页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、工程设计 赵攀在本章中,结合前面所学的理论,举例说明实际的模拟集成电路设计与数模混合集成电路设计的特点。首先具体设计了一款运算放大器,指出了多级运算放大器设计的指标与结构之间的关系以及运算放大器的设计思路。然后设计了一款10位30msps的模数转换器,以此说明模数混合集成电路的设计思路。1.运算放大器设计1.1放大器结构的确定1.由于单级cmos放大器的电压增益通常为2060db,根据所提出的设计指标,其增益要求不下于85db,因此至少需要二级放大器级联。2.由于要求该放大器驱动大电容负载(60pf),并实现缓冲放大,所以采用源级跟随器作为输出级,以避免负载对前一级增益的影响。由以上两点可以初

2、定运算放大器为三级级联结构。由于该运算放大器要求共模输入范围大,即第一级的共模输入范围较大。而根据前面所学,共模输入与增益是一对矛盾体,故该级的放大器增益不是很高,所以第一级的增益设计为3040db。由于输出级设计为源级跟随器,其增益为1,为了实现总的增益要求,第二级的增益要达到6070db。另外,为了实现缓冲放大,使放大器能稳定工作,在电路中采用rc补偿,并为了实现片内补偿的要求,利用密勒补偿的方法,以减小补偿电容和电阻值。3.具体电路形式假定所采用的为n阱cmos工艺(1)输入级的确定 由于采用的是n阱cmos工艺,则采用pmos管作为差分输入对管就可避免其衬底偏置效应。(2)中间级的确定

3、 为了满足系统增益要求,第二级采用共源共栅放大器。(3)输出级的确定 为了提高驱动能力,输出级采用共源电路并以pmos管作为输入管,以避免衬底 偏置效应,但由于电平位移的作用使输出幅度下降。另外,由于输出级电流较大,需要采用独立的偏置电路。(4)补偿方式的确定在本设计中采用rc补偿方式,并且电阻r由nmos管组成。由以上要求可以确定运算放大器如图18.1所示1.2选择工艺参数1.3各级放大器参数的初步考虑2.验证共模范围是否满足设计要求,此时应假定放大器的输入信号应为共模电压。3.验证放大器的增益是否满足设计要求,此时放大器的输入信号应为差模信号。2.主增益级的设计3.输出级的设计4.偏置电路

4、的设计5.频率补偿设计2.模数转换器adc的设计1目标与设计流程1.1工程目标设计一个采样速度为30msps,而分辨率为10bit的模数转换器。具体指标如下:采样频率:30msps分辨率:10位功耗:150mw单端或全差分模拟输入,输入信号的最大峰-峰值为2v工作电压:5v3v或5v逻辑输出1.2 adc设计流程2.电路结构2.电路总体结构的确定采用上面的所示的结构后,根据系统结构、其a/d的其他功能及性能要求,所设计的芯片总的结构框图如下:3.电路设计2.运算放大器的设计在采样保持电路中,其关键模块是运算放大器,经过系统分析与仿真,提出了运算放大器的具体要求:该运算放大器的增益大于70db功耗小于20mw输出电压的最大摆幅为3v由于所设计的运算放大器运用于10位高速pipeline a/d转换 器的采样电路中,要求其具有良好的线性和很高的速度,并 且是单电源工作,但普通的单级cmos运算放大器的增益都 不能满足要求,所以在设计中选用伸缩式级联结构高速高增 益全差分运放,其主体电路如图所示:4.编码缓冲纠错输出模块(1)编码而根据1.5位flash a/d的输出码只有00、01、10三种形式

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论