《数字逻辑》实验指导书(BB2013)

1、福建农林大学计算机与信息学院数 字 逻 辑实 验指导书2012年3月 编电子技术实验室实验守则一、实验课前：每个学生必须认真预习实验指导书和与本实验有关的教材内容，写出实验预习报告。明确实验目的和实验原理，了解实验内容与步骤，掌握仪器、仪表的使用方法，作好实验准备工作。二、上实验课：学生必须认真听讲，接好线路后，需经指导教师复查批准，才准接通电源。三、实验时，每个学生都应严肃认真，勤于动手、独立思考、细心操作，注意观察、如实作好记录。教师根据每个学生的实验技能，动手能力评定平时成绩。四、实验过程中，如发现仪器设备有冒烟、焦味、异响、漏电等异常现象，应立即切断电源，保持现场，请指导教师检查处理。

2、五、实验完成后，需请指导教师检查预习报告和实验数据以及所使用的仪器设备，经教师检查签字后方可离开实验室。六、学生因请假而需要补做实验者，应本人申请，经指导教师同意，并安排好时间补做。七、每个学生必须爱护实验室的仪器设备，使用前，若发现故障及时请指导教师检查。与本实验无关的仪器设备不准动用，凡不听教师讲解，进行错误操作以致损坏设备者，按赔偿条例酌情处理。八、实验室是教学场所，应保持整洁，安静，不得喧哗打闹，不准吸烟，不准随地吐痰，不准乱抛纸屑，不准在实验室内吃东西，不准在仪器设备上或桌面上涂写，穿拖鞋者一律不准进入实验室。九、对违反上述规则又不听劝阻者，教师有权令其退出实验室实验一 TTL与非门

3、参数及功能测试一、实验目的1. 了解 TTL 与非门电路的主要参数。2. 掌握 TTL 与非门电路的主要参数和传输特性的测试方法。3. 熟悉 TTL 门电路的逻辑功能的测试方法。二、实验仪器与器件1. 数字电路实验箱1个2. 万用表 1只3. 示波器 1台4. 元器件TTL与非门74LS00 2片电阻、电容若干三、实验原理TTL 门电路是最简单、最基本的数字集成电路元件，利用其通过适当的组合连接便可以构成任何复杂的组合电路。因此，掌握 TTL 门电路的工作原理，熟练、灵活地使用它们是数字技术工作者必备的基本功之一。本实验采用四“与非门” 74LS00，其引脚排列如图 1-1 所示，它共有四组独

4、立的“与非”门，每组有两个输入端，一个输出端。各组的构造和逻辑功能相同，现以其中的一组加以说明：TTL 与非门的电路结构如图 1-2 所示， 和为输入端，为输出端。与非门的逻辑表达式为 =()。当、 均为高电平时， 为低电平“0”；、 中有一个为低电平或二者均为低电平时，为高电平"1"。四与非门 74LS00 的主要参数有：1）扇出系数O：电路正常工作时能带动的同类门的数目称为扇出系数O 。2）输出高电平OH ：一般OH 2.4V.3）输出低电平OL ：一般OL 0.4V.4）高电平输入电流IH ：指当一个输入端接高电平，而其它输入端接地时从电源流过高电平输入端的电流。5）

5、低电平输入电流IL（或输入短路电流 RD )：指当一个输入端接地，而其它输入端悬空时低电平输入端流向地的电流。6） 电压传输特性曲线和关门电平OFF：图 1-3 所表示的iO 关系曲线称为电压传输特性曲线。使输出电压刚刚达到低电平时的最低输入电压称为开门电平ON 。使输出电压刚刚达到规定高电平时的最高输入电压称为关门电平OFF 。7）空载导通功耗ON ：指输入全部为高电平、输出为低电平且不带负载时的功率损耗。8）空载截止功耗OFF ：指输入有低电平、输出为高电平且不带负载时的功率损耗。9）噪声容限：电路能够保持正确的逻辑关系所允许的最大抗干扰电压值，称为噪声电压容限。输入低电平时的噪声容限为O

6、FF - IL ，输入高电平时的噪声容限为IH -ON 。通常 TTL 门电路的IH 取其最小值 2.0V，IL 取其最大值 0.8V。10）平均传输延迟时间 tpd ：它是与非门的输出波形相对于输入波形的时间延迟，是衡量开关电路速度的重要指标。一般情况下，低速组件的 tpd 约为 4060ns，中速组件的约为 1540ns，高速组件的为 815ns，超高速组件的 tpd 小于 8ns。一个与非门的平均传输延迟时间可以通过下式近似计算：tpd =/ 6， 为用三个门电路组成振荡器的周期。四、实验内容及步骤1. TTL 与非门参数的测试(1) 输出高电平OH 的测试TTL 与非门的输出高电平OH

7、 的测试电路如图1-4 所示，把与非门两输入端中的一个或两者全部接地，用万用表测出的输出端电压为OH，在测量中如果电压值 2.4V，记作“1”；若测量值 0.4，记作“0”。测出四组数据，将其填入表 1-1。(2) 输出低电平OL 测试 TTL 与非门的输出低电平OL 的电路如图 1-5 所示，输入端全部悬空，测出输入端电压即为OL，将测量的四组数据填入表 1-1。(3) 低电平输入电流IL按图 1-6 连接电路，则从电流表上读出的电流就是与非门的低电平输入电流。用万用表分别测出集成块 74LS00 中各与非门不同输入端接地时的电流IL，并将其测量的结果填入表 1-2 中。(4) 高电平输入电

8、流IH按图 1-7 连接电路，测量并记录与非门的高电平输入电流IH ，IH 。(5) 空载导通功耗ON：如图 1-8 所示，从 +5V 电源输出处用万用表测出电流ON 就可以按下式求出空载导通功耗ON：ON =CC ·ONCC ；ON ；ON = 。(6) 空载截止功耗OFF：如图 1-9 所示，将芯片所有输入端接地，从 +5V 电源输出处用万用表测出电流OFF，就可以按下式求出空载截止功耗OFF： OFF =CC ·OFFCC ；OFF ；OFF = 。(7) 扇出系数O如图 1-10 所示，与非门的两输入端均悬空，接通电源，调节W，使电压表的读数等于 0.4V，读出此时

9、电流表的读数OL。可根据下式计算出该与非门的扇出系数O：O =OL /IL，则OL ；NO = 。2. 与非门传输特性的测试测量与非门传输特性的电路如图 1-11 所示，调节 W 使i 从 04.8V 变化，分别测出对应的输出电压O，并将结果填入表 1-3 中。根据上述实验数据，在坐标纸上画出Oi 的曲线就是被测与非门的传输特性曲线。由图得ON ；使输出下降到规定高电平90% 时所对应的输入电压即关门电平OFF ；由此估算输入低电平噪声容限为 ；输入高电平噪声容限为 。* 3.测量平均传输延迟时间 tp按照图 1-12 连接电路，用 74LS00 的三个与非门组成环形振荡器，从示波器读出振荡周

10、期，然后估算出该与非门的平均传输延迟时间 tpd。五、实验数据处理与分析六、质疑、建议、问题讨论实验二组合逻辑电路分析一、实验目的1、掌握组合逻辑电路的分析方法与原理2、掌握逻辑电路的调试方法二、实验器材1、数字逻辑实验箱2、万用表3、数字集成芯片：74LS00三、实验内容按下图连线，测试其逻辑功能，完成真值表。Y四、预习要求1、分析实验电路的逻辑功能。2、自行拟定实验步骤，确定测试方法。3、画好所有实验记录表格。实验三组合逻辑电路设计（1）表决电路一、实验目的1、掌握利用门电路进行组合逻辑电路的设计方法与原理2、掌握逻辑电路的调试方法二、实验器材1、数字逻辑实验箱2、万用表3、数字集成芯片：

11、74LS00、74LS10等三、实验原理组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路过去状态无关。因此，组合电路的特点是无“记忆性”，任何时候电路的输出信号仅取决于该时刻的输入信号，与信号作用前电路的状态无关。在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。所以各种功能的门电路就是简单的组合逻辑电路。组合逻辑电路的设计一般包括以下几个步骤：1）弄清设计要求2）用真值表表示设计要求3）由真值表写出逻辑函数式4）化简逻辑函数5）用逻辑电路实现简化后的逻辑函数四、实验内容设计一个三人投票表决电路。要求多数赞成则提案通过，无弃权票。利用基本逻辑门电

12、路芯片进行设计。五、预习要求1、设计实验电路的逻辑图，画出所用芯片引脚排列图。2、自行拟定实验步骤，确定测试方法，画好所有实验记录表格。六、实验数据处理与分析七、质疑、建议、问题讨论实验四组合逻辑电路设计（2）火警报警电路一、实验目的1、掌握组合逻辑电路的设计方法与原理2、掌握逻辑电路的调试方法二、实验器材1、数字逻辑实验箱2、万用表3、数字集成芯片：74LS00、74LS47、74LS32、数码管等三、实验内容设计一4路火警报警电路，电路的4个输入端信号分别来自4个不同地方的火警探测器。若其中任一个发生火灾时，火警探测器发出一个信号给报警电路，报警电路能显示发生火灾地点的编号（14），同时发

13、出报警声。无火灾时报警电路不显示。四、预习要求1、设计实验电路的逻辑图.2、画出所用芯片引脚排列图。3、自行拟定实验步骤，确定测试方法.4、画好所有实验记录表格。五、实验数据处理与分析六、质疑、建议、问题讨论实验五时序逻辑电路分析一、实验目的1、掌握集成JK触发器逻辑功能及特点。2、掌握简单时序逻辑电路的波形分析。二、实验内容QJK1FF0JK1FF1CPQ1Q0QQCP按下图接线，分析在CP脉冲作用下，Q0、Q1端的波形，画出四个CP脉冲作用下，Q0、Q1的波形，完成表一，并接至数码管观察。CP由实验箱的单脉冲输出接线插座提供，Q0、Q1的初始值均为0。Q0n Q1nQ0n+1 Q1n+10

14、 00 11 01 1表一三、实验仪器1、数字电子技术实验箱 一台；2、万用表一台；3、集成JK触发器74LS76。四、预习要求1、熟悉JK触发器集成芯片功能和引脚排列；2、拟定实验方法和实验步骤，列出实验表格；3、完成相应的理论分析，即表一、表二及Q0、Q1的波形图。五、报告要求1、简述所选芯片的功能，引脚图，列出测试功能表。2、记录实验结果，分析实验中出现的异常现象。六、实验注意事项实验所需的上升沿时钟或下降沿时钟可以由实验箱的单脉冲输出接线插座提供。七、实验数据处理与分析八、质疑、建议、问题讨论实验六时序逻辑电路设计（1）循环彩灯线路设计一、实验目的1、掌握MSI功能块的设计方法和寄存器

15、的应用2、掌握时序电路的分析、设计方法二、实验器材1、数字逻辑实验箱2、万用表3、数字集成芯片：74LS194等三、实验原理移位寄存器是电子计算机、通讯设备和其他数字系统中广泛使用的基本逻辑器件之一。它是一种由触发器链型连接的同步时序网络，每个触发器的输出连到下一级触发器的控制输入端，在时钟脉冲作用下，存贮在移位寄存器中的信息逐位左移或右移。利用移位寄存器可以构成移位型计数器，移位型计数器最常的有环形计数器与扭环计数器两种，环形计数器不需要译码硬件，便可将计数器的状态识别出来，扭环计数器的译码逻辑也比二进制码计数器简单。四、实验内容设计一循环彩灯控制线路，在通过逻辑电平开关设置初始状态后，能实

16、现8路LED彩灯循环亮灯。五、预习要求1、设计实验电路的逻辑图.2、画出所用芯片引脚排列图。3、自行拟定实验步骤，确定测试方法.4、画好所有实验记录表格。六、实验数据处理与分析七、质疑、建议、问题讨论实验七时序逻辑电路设计（2）集成计数器应用一、实验目的1、学习用集成触发器构成计数器的方法。2、掌握中规模集成计数器的使用方法及功能测试方法。3、运用集成计数器构成N进制计数器。二、实验器材1、数字逻辑实验箱2、万用表3、集成计数器芯片74LS90、74LS160三、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功

17、能。计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。四、实验内容1、利用两片74LS90设计一个24进制计数器。2、利用两片74LS160设计一个24进制计数器。五、实验预习要求1、复习有关计数器部分内容2、绘出各实验内容的详细线路图3、拟出各实验内容所需的测试记录表格4、查手册，给出并熟悉实验所用各集成块的引脚排列图六、实验数据处理与分析七、质疑、建议、问题讨论实验八 计数、译码及显示电路一、实验目的1熟悉常用中规模计数器的逻辑功能

18、。2掌握计数、译码、显示电路的工作原理及其应用。二、实验器材1、数字逻辑实验箱2、万用表3、数字集成芯片：74LS90、74LS47、数码管等三、实验内容用74LS90构成8421BCD 码十进制计数器，并通过显示译码器将其显示在数码管上。四、实验预习要求1、复习有关计数器、译码器部分内容2、绘出各实验内容的详细线路图3、拟出各实验内容所需的测试记录表格4、查手册，给出并熟悉实验所用各集成块的引脚排列图五、实验数据处理与分析六、质疑、建议、问题讨论实验九竞赛抢答器设计一、实验目的1、掌握时序逻辑电路的设计方法与原理2、进一步熟悉数字逻辑电路图，掌握多个芯片电路的连接、调试方法。3、熟悉集成芯片

19、的综合使用。二、实验器材1、数字逻辑实验箱2、万用表3、数字集成芯片三、实验内容设计一抢答器，可供4组队员参赛，每组1个按键。设置一个主持人控制“复位”按键，当主持人按下“复位”键时，抢答开始。开始抢答后，第一按下抢答按键的抢答者抢答有效，其他人再按抢答键均无效。每一次抢答成功后，竞赛处于问答状态。设定抢答有效时间为10秒钟，抢答有效时间内无人按抢答键，抢答状态自动停止。只有当主持人再次按复位键后，竞赛重新进入抢答状态。秒脉冲由信号发生器提供四、预习要求1、设计实验电路的逻辑图，画出逻辑图草图。2、自行拟定实验步骤，确定测试方法，画好所有实验记录表格。五、实验数据处理与分析六、质疑、建议、问题

20、讨论23附录 芯片引脚排列图一74LS系列TTL电路外引脚排列74LS001234567141312111098VCC 4B 4A 4Y 3B 3A 3Y1A 1B 1Y 2A 2B 2Y GND174LS00 四2输入正与非门 74LS041234567141312111098VCC 6A 6Y 5A 5Y 4A 4Y1A 1Y 2A 2Y 3A 3Y GND274LS04 六反相器 74LS081234567141312111098VCC4B 4A 4Y 3B 3A 3Y1A 1B 1Y 2A 2B 2Y GND 3.74LS08四2输入与门74LS10123456714131211109

21、8VCC1C 1Y 3C 3B 3A 3Y1A 1B 2A 2B 2C 2Y GND474LS10 三3输入正与非门 74LS201234567141312111098VCC 2D 2C NC 2B 2A 2Y1A 1B NC 1C 1D 1Y GND 574LS20 双4输入正与非门 74LS271234567141312111098VCC 1C 1Y 3C 3B 3A 3Y1A 1B 2A 2B 2C 2Y GND 674LS27 三3输入正或非门 774LS321234567141312111098VCC 4B 4A 4Y 3B 3A 3Y1A 1B 1Y 2A 2B 2Y GND74L

22、S32 四2输入或门 74LS541234567141312111098VCC J I H G F NCA B C D E Y GND874LS54 四路（2-3-3-2）输入与或非门Y= 74LS8612345671234567141312111098VCC 4B 4A 4Y 3B 3A 3Y1A 1B 1Y 2A 2B 2Y GND974LS86 四2输入异或门Y=AB74LS741234567141312111098VCC 2RD 2D 2CP 2SD 2Q 2Q1RD 1D 1CP 1SD 1Q 1Q GND1074LS74 双正沿触发D触发器 74LS9012345671413121

23、11098CP0NC Q0 Q3 GND Q1 Q2CP1 ROA ROBNC VCC S9A S9B1174LS90 二-五-十进制异步加计数器 74LS11212345678161514131211109VCC 1RD 2RD2CP 2K 2J 2SD 2Q1CP 1K 1J 1SD 1Q 1Q 2Q GND1274LS112 双负沿触发JK触发器74LS13812345678161514131211109VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6A0 A1 A2 GA GB G1 Y7 GND 1374LS138 3线-8线译码器 74LS147123456781615141312

24、11109VCC YS YEX 3 2 1 0 Y04 5 6 7 ST Y2 Y1 GND1474LS147 10线-4线优先编码器74LS14812345678161514131211109VCC NC D 3 2 1 9 A4 5 6 7 8 C B GND1574LS148 8线-3线优先编码器74LS15112345678161514131211109VCC D4 D5 D6 D7 A0 A1 A2D3 D2 D1 D0 Y W ST GND1674LS151 8选1数据选择器 74LS15312345678161514131211109VCC2ST A0 2D3 2D2 2D1 2

25、D0 2Y1ST A1 1D3 1D2 1D1 1D0 1Y GND1774LS153 双4选1数据选择器 74LS160/161/16312345678161514131211109VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP GND1874LS160同步十进制计数器74LS161/ 74LS163 同步四位二进制计数器74LS192/19312345678161514131211109VCC D0 CR BO CO LD D2 D3D1 Q1 Q0 CPD CPU Q2 Q3 GND 1974LS192 同步可逆双时钟BCD计数器74LS19

26、3四位二进制同步可逆计数器VCC f g a b c d e74LS48/248123456781615141312111092074LS48 BCD七段显示译码器B C LT RBO RBI D A GND CD451112345678161514131211109VDD f g a b c d eB C LT BI LE D A VSS 二CMOS及其他集成电路外引脚排列。1.CD4511 BCD七段显示译码器CC451412345678VDD INH A3 A2 Y10 Y11 Y8 Y9 Y14 Y15 Y12 Y13LE A0 A1 Y7 Y6 Y5 Y4 Y3 Y1 Y2 Y0 VSS16151413121110917181920212223242.CC45144线-16线译