实验十五计数器及其应用

1、实验十五 计数器及其应用一、实验目的1学习用集成触发器构成计数器的方法。2掌握中规模集成技术器的使用方法及功能测试方法。3掌握计数器的级联方法。二、实验原理触发器是具有记忆功能的逻辑元件，用触发器可以很方便地构成计数器。图15.1 四位二进制异步加法计数器及工作波形 Q3 Q2 Q1 Q0Q Q DQ <Q DQ <Q D计数脉冲F0F1F2清0DDD（a）Q Q DF3D清0清0CP（b）CPQ0Q1Q2Q3图15.1（a）是用D触发器组成的四位二进制异步加法计数器。先将每只D触发器接成T触发器，再由低位触发器的端和高一位的CP端相连接，计数脉冲从F0的CP端输入，计数器工作前在

2、直接置零端加入一负脉冲清零。工作波形如图15.1（b）所示。若将图15.1中低位触发器的Q端与高一位的CP端相连接，即可构成四位二进制减法计数器。中规模集成计数器的外部接线灵活多变，可以组成各种进制的计数器，使用非常方便。74LS290型集成芯片是异步二-五-十进制计数器，其管脚排列图如图15.2所示。R0 (1)和R0 (2)是清零输入端，当两端全为1时，计数器清零，Q3Q2Q1Q0 = 0000；S9 (1) 和S9 (1)是置“9”输入端，当两端全为1时，Q3Q2Q1Q0 = 1001，即表示十进制数9。CP0、CP1是两个时钟脉冲输入端。只输入计数脉冲CP0，由Q0输出，为二进制计数器

3、；只输入计数脉冲CP1，由Q3、Q2、Q1输出，为五进制计数器；输入计数脉冲CP0，将Q0端与CP1端联接，由Q3、Q2、Q1、Q0输出，为十进制计数器。若将计数器适当改接，利用其清零端进行反馈置0或采用并行预置数的方法，可得到小于原进制的多种进制的计数器。如74LS290型十进制计数器就可通过清零法改接成六、七、八、九进制的计数器。而将多个计数器采用一定的级联方式串联起来，又可得到任意进制的计数器。R0 (1)R0 (2)CP1Q0Q3141312111098UCCCP01234567S9 (1)Q2Q1地74LS290图15.2 74LS290的管脚排列S9 (2)三、实验仪器和设备1数字

4、电路实验箱 1台2双踪示波器 1台374LS74双D触发器 1片474LS290集成计数芯片 2片四、预习要求1复习D触发器的逻辑功能和触发方式。2熟悉74LS74、74LS290的管脚功能。3掌握二进制、十进制、任意进制计数器的组成原理。五、实验内容及步骤1用74LS74双D触发器构成四位异步二进制计数器（1）按图15.1接线。接逻辑电平开关，接高电平（+5V），将最低位的CP端接单脉冲电源，Q3、Q2、Q1、Q0端接发光二极管显示输入端口。（2）给低电平，清零。从CP依次送入单脉冲，观察Q3、Q2、Q1、Q0的状态，并记入表15.1中。（3）将单脉冲改为1kHz的连续脉冲，用示波器观察Q3

5、、Q2、Q1、Q0的波形，并记录下来。（4）将电路中的低位触发器的Q端与高一位触发器的CP端联接，构成减法计数器。按步骤（2）、（3）进行实验，观察并记录Q3、Q2、Q1、Q0的状态与波形，其中Q3、Q2、Q1、Q0的状态记入表15.1中。表15.1类型CP数加法计数器减法计数器Q3Q2Q1Q0Q3Q2Q1Q00123456789101112131415162十进制计数器逻辑功能测试（1）选取一片74LS290，接成十进制计数器。将CP0端接单脉冲电源，Q3、Q2、Q1、Q0端接发光二极管显示输入端口。（2）清零后，从CP0依次送入单脉冲，观察Q3、Q2、Q1、Q0的状态，并记入表15.2。表

6、15.2CP数二进制数十进制数Q3Q2Q1Q012345678910（3）将单脉冲改为1kHz的连续脉冲，用示波器观察Q3、Q2、Q1、Q0的波形，并记录下来。3任意进制计数器逻辑功能测试（1）六进制计数器逻辑功能测试 选取一片74LS290，接成六进制计数器。（参考有关书目，画出电路。） 清零后，从CP0依次送入单脉冲，观察Q3、Q2、Q1、Q0的状态，并记入表15.3。 将单脉冲改为1kHz的连续脉冲，用示波器观察Q3、Q2、Q1、Q0的波形，并记录下来。表15.3CP数Q3Q2Q1Q0123456（2）六十进制计数器逻辑功能测试（选作） 选取两片74LS290，接成六十进制计数器。（参考有关书目，画出电路。） 输入1Hz连续计数脉冲，进行0060的累加计数，并记录。六、实验报告要求1画出有关的