微电子与封装技术

1、毕业设计报告（论文）报告（论文）题目： 微电子与封装技术作者所在系部： 电子工程系 作者所在专业： 电子工艺与管理 作者所在班级： 10253 作 者 姓 名 ： 姚焕 作 者 学 号 ： 20103025334 指导教师姓名： 王晓 完 成 时 间 ： 2013 年 5 月 18 日北华航天工业学院教务处摘 要 随着现代化科技的发展，以微电子技术为基础的电子计算机技术、通信与信息技术、生物电子技术、汽车电子技术和无线电源技术的目前发展状况及对人类社会产生的深远影响。并对这些新的革命性技术的发展趋势及应用前景做了分析，证实了它们已成为高技术产业的主导和生产力质变时期已经到来。电子工业的也发展离

2、不开电子封装的发展，20 世纪最后二十年，随着微电子、光电子工业的巨变，为封装技术的发展创造了许多机遇和挑战，各种先进的封装技术不断涌现，如 BGA、CSP、FCIP、WLP、MCM、SIP 等，市场份额不断增加，2000 年已达 208 亿美元，电子封装技术已经成为 20 世纪发展最快、应用最广的技术之一。随着 21 世纪纳米电子时代的到来，电子封装技术必将面临着更加严峻的挑战，也孕育着更大的发展。关键字：微电子封装 工艺流程 封装 发展趋势 TitleTitle : : analysis and research on Modern microelectronics encapsulati

3、on technology Abstract: With the development of modern science and technology, the current development situation on electronic computer technology which based on the microelectronics technology, communication and information technology, biological electronic technology, electronic automobile technol

4、ogy and wireless power source technologies attach a profound influence to the human society. And these new revolutionary technology develop trends and application prospects were analyzed which confirme that the age dominant on high technology industry and the period of productivity qualitative chang

5、e is coming.目 录第 1 章 微电子封装技术简介 .4第 2 章 封装技术发展 .42.1 片式元件 .42.2 芯片封装技术 .52.3 微组装 .4第 3 章 封装技术种类 .43.1 焊球阵列封装（BGA） .43.2 芯片尺寸封装（CSP） .43.3 3D 封装 .43.4 叠层裸芯片封装 .43.5 系统封装（SIP） .5第 4 章 封装技术流程 .5 4.1 硅片减薄 .5 4.2 硅片切割 . 4.3 芯片贴装 .9 4.4 芯片互连 .9 4.5 成型技术 .9 4.6 去飞边毛刺 .9 4.7 切筋成形 .10 4.8 上焊锡、打码 .10第 5 章 先进封装

6、技术未来发展趋势.10第 6 章 国内外比较.10第 7 章 思考和建议.10致谢 .11参考文献 .111微电子封装技术简介所谓封装是指安装半导体集成电路芯片用的外壳，它不仅起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接。因此，封装对 CPU 和其他 LSI 集成电路都起着重要的作用。新一代 CPU 的出现常常伴随着新的封装形式的使用。芯片的封装技术已经历了好几代的变迁，从 DIP、QFP、PGA、BGA 到 CSP 再到 MCM，技术指标一代比一代先进，包括

7、芯片面积与封装面积之比越来越接近于 1，适用频率越来越高，耐温性能越来越好，引脚数增多，引脚间距减小，重量减小，可靠性提高，使用更加方便等等。一般说来，微电子封装分为三级。一级封装就是在半导体圆片裂片以后，将一个或多个集成电路芯片用适宜的封装形式封装起来，并使芯片的焊区与封装的外引脚用引线建和（WB） 、载带自动建和（TAB）和倒装芯片建和（PCB）连接起来，使之成为有实用功能的电子元器件或组件。一级封装包括单芯片组件（SCM）和多芯片组件（MCM）两大类。应该说一级封装包含了从圆片裂片到电路测试的整个工艺过程，即我们常说的后道封装，还要包含单芯片组件（SCM）和多芯片组件(MCM)的设计和制

8、作，以及各种封装材料如引线键合丝、引线框架、装片胶和环氧塑料等内容。这一级也称芯片级封装。二级封装就是将一级微电子封装产品连同无源原件一同安装到印制板或其他基板上，成为部件或者整机。这一级也称板级封装。三级封装就是将二级封装的产品通过选层、互联插座或柔性电路板与母板连接起来，形成三维立体封装，构成完整的整机系统，这一级封装应包括连接器、迭层组装和柔性电路板等相关材料、设计和组装技术。这一级也称系统级封装。通过上述简介可知，所谓微电子封装是个整体的概念，包括了从一级封装到三级封装的全部技术内容。微电子封装所包含的范围应包括单芯片封装（SCP）设计和制造、多芯片封装（MCM）设计和制造、芯片后封装

9、工艺、各种封装基板设计和制造、芯片互联与组装、封装总体电性能、机械性能、热性能和可靠性设计、封装材料、封装工模夹具一级绿色封装等多项内容。二封装技术的发展二封装技术的发展从 80 年代中后期，开始电子产品正朝着便携式、小型化、网络化和多媒体化方向发展，这种市场需求对电路组装技术提出了相应的要求，单位体积信息的提高(高密度)和单位时间处理速度的提高(高速化)成为促进微电子封装技术发展的重要因素。1.1 片式元件：小型化、高性能片式元件是应用最早、产量最大的表面组装元件。它主要有以厚薄膜工艺制造的片式电阻器和以多层厚膜共烧工艺制造的片式独石电容器，这是开发和应用最早和最广泛的片式元件。随着工业和消

10、费类电子产品市场对电子设备小型化、高性能、高可靠性、安全性和电磁兼容性的需求，对电子电路性能不断地提出新的要求，片式元件进一步向小型化、多层化、大容量化、耐高压、集成化和高性能化方向发展。在铝电解电容和钽电解电容片式化后，现在高 Q 值、耐高温、低失真的高性能 MLCC 已投放市场；介质厚度为 10um 的电容器已商品化，层数高达 100 层之多；出现了片式多层压敏和热敏电阻，片式多层电感器，片式多层扼流线圈，片式多层变压器和各种片式多层复合元件；在小型化方面，规格尺寸从 3216212516081005 发展，目前最新出现的是 0603(长0.6mm，宽 0.3mm)，体积缩小为原来的 0.

11、88%。集成化是片式元件未来的另一个发展趋势，它能减少组装焊点数目和提高组装密度，集成化的元件可使 Si 效率(芯片面积/基板面积)达到 80%以上，并能有效地提高电路性能。由于不在电路板上安装大量的分立元件，从而可极大地解决焊点失效引起的问题。1.2 芯片封装技术：追随 IC 的发展而发展近年来封装工程发展极为迅速，封装的种类繁多，结构多样，发展变化大，需要对其进行分类研究。从不同的角度出发，其分类方法大致有以下几种：1、按芯片的装载方式；2、按芯片的基板类型；3、按芯片的封接或封装方式；4、按芯片的外型结构；5、按芯片的封装材料等。1、 按芯片的装载方式分类，裸芯片在装载时，它的有电极的一

12、面可以朝上也可以朝下，因此，芯片就有正装片和倒装片之分，布线面朝上为正装片，反之为倒装片。另外，裸芯片在装载时，它们的电气连接方式亦有所不同，有的采用有引线键合方式，有的则采用无引线键合方式。2、 按芯片的基板类型分类，基板的作用是搭载和固定裸芯片，同时兼有绝缘、导热、隔离及保护作用。它是芯片内外电路连接的桥梁。从材料上看，基板有有机和无机之分，从结构上看，基板有单层的、双层的、多层的和复合的。3、 按芯片的封接或封装方式分类，裸芯片裸芯片及其电极和引线的封装或封接方式可以分为两类，即气密性封装和树脂封装，而气密性封装中，根据封装材料的不同又可分为：金属封装、陶瓷封装和玻璃封装三种类型。4、

13、按芯片的外型、结构分类按芯片的外型、结构分大致有：DIP、SIP、ZIP、S-DIP、SK-DIP、PGA、SOP、MSP、QFP、SVP、LCCC、PLCC、SOJ、BGA、CSP、TCP 等，其中前 6 种属引脚插入型，随后的 9 种为表面贴装型，最后一种是 TAB 型。5、按芯片的封装材料分有金属封装、陶瓷封装、金属-陶瓷封装、塑料封装。现在大部分使用的封装材料都是高分子聚合物，即所谓的塑料封装。塑料封装的成型技术也有许多种，包括转移成型技术（Transfer Molding） 、喷射成型技术（Inject Molding） 、预成型技术（Pre-Molding） ，其中转移成型技术使用

14、最为普遍。数十年来，芯片封装技术一直追随着 IC 的发展而发展，一代 IC 就有相应一代的封装技术相配合，而 SMT 的发展，更加促进芯片封装技术不断达到新的水平。六七十年代的中、小规模 IC，曾大量使用 TO 型封装，后来又开发出 DIP、PDIP，并成为这个时期的主导产品形式。八十年代出现了 SMT，相应的 IC 封装形式开发出适于表面贴装短引线或无引线的 LCCC、PLCC、SOP 等结构。在此基础上，经十多年研制开发的 QFP 不但解决了LSI 的封装问题，而且适于使用 SMT 在 PCB 或其他基板上表面贴装，使 QFP 终于成为 SMT主导电子产品并延续至今。为了适应电路组装密度的

15、进一步提高，QFP 的引脚间距目前已从 1.27mm 发展到了 0.3mm 。由于引脚间距不断缩小，I/O 数不断增加，封装体积也不断加大，给电路组装生产带来了许多困难，导致成品率下降和组装成本的提高。另一方面由于受器件引脚框架加工精度等制造技术的限制 0.3mm 已是 QFP 引脚间距的极限，这都限制了组装密度的提高。于是一种先进的芯片封装 BGA(Ball Grid Array)应运而生，BGA 是球栅阵列的英文缩写，它的 I/O 端子以圆形或柱状焊点按阵列形式分布在封装下面，引线间距大，引线长度短。BGA 技术的优点是可增加 I/O 数和间距，消除 QFP 技术的高 I/O 数带来的生产

16、成本和可靠性问题。BGA 的兴起和发展尽管解决了 QFP 面临的困难，但它仍然不能满足电子产品向更加小型、更多功能、更高可靠性对电路组件的要求，也不能满足硅集成技术发展对进一步提高封装效率和进一步接近芯片本征传输速率的要求，所以更新的封装 CSP(Chip Size Package)又出现了，它的英文含义是封装尺寸与裸芯片相同或封装尺寸比裸芯片稍大。日本电子工业协会对 CSP 规定是芯片面积与封装尺寸面积之比大于 80%。CSP 与 BGA 结构基本一样，只是锡球直径和球中心距缩小了、更薄了，这样在相同封装尺寸时可有更多的 I/O 数，使组装密度进一步提高，可以说 CSP 是缩小了的 BGA。

17、CSP 之所以受到极大关注，是由于它提供了比 BGA 更高的组装密度，而比采用倒装片的板极组装密度低。但是它的组装工艺却不像倒装片那么复杂，没有倒装片的裸芯片处理问题，基本上与 SMT 的组装工艺相一致，并且可以像 SMT 那样进行预测和返工。正是由于这些无法比拟的优点，才使 CSP 得以迅速发展并进入实用化阶段。目前日本有多家公司生产 CSP，而且正越来越多地应用于移动电话、数码录像机、笔记本电脑等产品上。从 CSP 近几年的发展趋势来看，CSP 将取代 QFP 成为高 I/O 端子 IC 封装的主流。为了最终接近 IC 本征传输速度，满足更高密度、更高功能和高可靠性的电路组装的要求，还必须

18、发展裸芯片(Bare chip)技术。裸芯片技术有两种主要形式：一种是 COB 技术，另一种是倒装片技术(Flipchip) 。COB 技术 用 COB 技术封装的裸芯片是芯片主体和 I/O 端子在晶体上方，在焊接时将此裸芯片用导电/导热胶粘接在 PCB 上，凝固后，用 Bonder 机将金属丝(Al 或 Au)在超声、热压的作用下，分别连接在芯片的 I/O 端子焊区和 PCB 相对应的焊盘上，测试合格后，再封上树脂胶。与其它封装技术相比，COB 技术有以下优点：价格低廉；节约空间；工艺成熟。COB 技术也存在不足，即需要另配焊接机及封装机，有时速度跟不上；PCB 贴片对环境要求更为严格；无法

19、维修等。Flip chip 技术 Flipchip，又称为倒装片，与 COB 相比，芯片结构和 I/O 端(锡球)方向朝下，由于 I/O 引出端分布于整个芯片表面，故在封装密度和处理速度上Flip chip 已达到顶峰，特别是它可以采用类似 SMT 技术的手段来加工，故是芯片封装技术及高密度安装的最终方向。90 年代，该技术已在多种行业的电子产品中加以推广，特别是用于便携式的通信设备中。裸芯片技术是当今最先进的微电子封装技术。随着电子产品体积的进一步缩小，裸芯片的应用将会越来越广泛。从 1997 年以来裸芯片的年增长率已达到 30%之多，发展较为迅速的裸芯片应用包括计算机的相关部件，如微处理器

20、、高速内存和硬盘驱动器等。除此之外，一些便携式设备，如电话机和传呼机，也可望于近期大量使用这一先进的半导体封装技术。最终所有的消费电子产品由于对高性能的要求和小型化的发展趋势，也将大量使用裸芯片技术。元器件的缩小则可以大大推进电子产品体积的缩小，以移动电话为例，90 年代重 220g，而现在最轻的已达 57 克，可以很容易地放进上衣口袋里。1.3 微组装：新一代组装技术微组装技术是 90 年代以来在半导体集成电路技术、混合集成电路技术和表面组装技术(SMT)的基础上发展起来的新一代电子组装技术微组装技术是在高密度多层互连基板上，采用微焊接和封装工艺组装各种微型化片式元器件和半导体集成电路芯片，

21、形成高密度、高速度、高可靠的三维立体机构的高级微电子组件的技术。多芯片组件(MCM)就是当前微组装技术的代表产品。它将多个集成电路芯片和其他片式元器件组装在一块高密度多层互连基板上，然后封装在外壳内，是电路组件功能实现系统级的基础。MCM 采用 DCA(裸芯片直接安装技术)或 CSP，使电路图形线宽达到几微米到几十微米的等级。在 MCM 的基础上设计与外部电路连接的扁平引线，间距为 0.5mm，把几块 MCM 借助 SMT 组装在普通的 PCB 上就实现了系统或系统的功能。当前 MCM 已发展到叠装的三维电子封装(3D)，即在二维 X、Y 平面电子封装(2D)MCM基础上，向 Z 方向，即空间

22、发展的高密度电子封装技术，实现 3D，不但使电子产品密度更高，也使其功能更多，传输速度更快，性能更好，可靠性更好，而电子系统相对成本却更低。对 MCM 发展影响最大的莫过于 IC 芯片。因为 MCM 高成品率要求各类 IC 芯片都是良好的芯片(KGD)，而裸芯片无论是生产厂家还是使用者都难以全面测试老化筛选，给组装MCM 带来了不确定因素。CSP 的出现解决了 KGD 问题，CSP 不但具有裸芯片的优点，还可像普通芯片一样进行测试老化筛选，使 MCM 的成品率才有保证，大大促进了 MCM 的发展和推广应用。二、封装技术种类二、封装技术种类自二十世纪几十年代以来迅速发展的新型微电子封装技术，包括

23、寒秋阵列封装（BGA）、芯片尺寸封装（CSP）、原片级封装（WLP）、三位封装（3D）和系统封装（SIP）等项技术。2.1 焊球阵列封装(BGA)阵列封装(BGA)是世界上九十年代初发展起来的一种新型封装。这种 BGA 的突出的优点：电性能更好：BGA 用焊球代替引线，引出路径短，减少了引脚延迟、电阻、电容和电感;封装密度更高;由于焊球是整个平面排列，因此对于同样面积，引脚数更高。例如边长为 31mm 的 BGA，当焊球节距为 1mm 时有 900 只引脚，相比之下，边长为 32mm，引脚节距为 0.5mm 的 QFP 只有 208 只引脚;BGA 的节距为1.5mm、1.27mm、1.0mm

24、、0.8mm、0.65mm 和 0.5mm，与现有的表面安装工艺和设备完全相容，安装更可靠;由于焊料熔化时的表面张力具有自对准效应，避免了传统封装引线变形的损失，大大提高了组装成品率;BGA 引脚牢固，转运方便;焊球引出形式同样适用于多芯片组件和系统封装。因此，BGA 得到爆炸性的发展。BGA 因基板材料不同而有塑料焊球阵列封装(PBGA)，陶瓷焊球阵列封装(CBGA)，载带焊球阵列封装(TBGA)，带散热器焊球阵列封装(EBGA)，金属焊球阵列封装(MBGA)，还有倒装芯片焊球阵列封装(FCBGA。PQFP 可应用于表面安装，这是它的主要优点。但是当 PQFP 的引线节距达到0.5mm 时，

25、它的组装技术的复杂性将会增加。所以 PQFP 一般用于较低引线数(208 条)和较小的封装休尺寸(28mm 见方)。因此，在引线数大于 200 条以上和封装体尺寸超过 28mm见方的应用中，BGA 封装取代 PQFP 是必然的。在以上几类 BGA 封装中，FCBGA 最有希望成为发展最快的 BGA 封装，我们不妨以它为例，叙述 BGA 的工艺技术和材料。FCBGA除了具有 BGA 的所有优点以外，还具有：热性能优良，芯片背面可安装散热器;可靠性高，由于芯片下填料的作用，使 FCBGA 抗疲劳寿命大大增强;可返修性强。FCBGA 所涉及的关键技术包括芯片凸点制作技术、倒装芯片焊接技术、多层印制板

26、制作技术(包括多层陶瓷基板和 BT 树脂基板)、芯片底部填充技术、焊球附接技术、散热板附接技术等。它所涉及的封装材料主要包括以下几类。凸点材料：Au、PbSn 和 AuSn等;凸点下金属化材料：Al/Niv/Cu、Ti/Ni/Cu 或 Ti/W/Au;焊接材料：PbSn 焊料、无铅焊料;多层基板材料：高温共烧陶瓷基板(HTCC)、低温共烧陶瓷基板(LTCC)、BT 树脂基板;底部填充材料：液态树脂;导热胶：硅树脂;散热板：铜。目前，国际上 FCBGA 的典型系列示于表 1。2.2 芯片尺寸封装(CSP)芯片尺寸封装(CSP)和 BGA 是同一时代的产物，是整机小型化、便携化的结果。美国JEDE

27、C 给 CSP 的定义是：LSI 芯片封装面积小于或等于 LSI 芯片面积 120%的封装称为CSP。由于许多 CSP 采用 BGA 的形式，所以最近两年封装界权威人士认为，焊球节距大于等于 lmm 的为 BGA，小于 lmm 的为 CSP。由于 CSP 具有更突出的优点：近似芯片尺寸的超小型封装;保护裸芯片;电、热性优良;封装密度高;便于测试和老化;便于焊接、安装和修整更换。因此，九十年代中期得到大跨度的发展，每年增长一倍左右。由于 CSP 正在处于蓬勃发展阶段，因此，它的种类有限多。如刚性基板 CSP、柔性基板CSP、引线框架型 CSP、微小模塑型 CSP、焊区阵列 CSP、微型 BGA、

28、凸点芯片载体(BCC)、QFN 型 CSP、芯片迭层型 CSP 和圆片级 CSP(WLCSP)等。CSP 的引脚节距一般在 1.0mm 以下，有 1.0mm、0.8mm、0.65mm、0.5mm、0.4mm、0.3mm 和 0.25mm 等。表 2 示出了 CSP 系列。一般地 CSP，都是将圆片切割成单个 IC 芯片后再实施后道封装的，而 WLCSP 则不同，它的全部或大部分工艺步骤是在已完成前工序的硅圆片上完成的，最后将圆片直接切割成分离的独立器件。所以这种封装也称作圆片级封装(WLP) 。因此，除了 CSP 的共同优点外，它还具有独特的优点：封装加工效率高，可以多个圆片同时加工;具有倒装

29、芯片封装的优点，即轻、薄、短、小;与前工序相比，只是增加了引脚重新布线(RDL)和凸点制作两个工序，其余全部是传统工艺;减少了传统封装中的多次测试。因此世界上各大型 IC 封装公司纷纷投入这类 WLCSP 的研究、开发和生产。WLCSP 的不足是目前引脚数较低，还没有标准化和成本较高。图 4 示出了 WLCSP 的外形图。图 5 示出了这种WLCSP 的工艺流程。WLCSP 所涉及的关键技术除了前工序所必须的金属淀积技术、光刻技术、蚀刻技术等以外，还包括重新布线(RDL)技术和凸点制作技术。通常芯片上的引出端焊盘是排到在管芯周边的方形铝层，为了使 WLP 适应了 SMT 二级封装较宽的焊盘节距

30、，需将这些焊盘重新分布，使这些焊盘由芯片周边排列改为芯片有源面上阵列排布，这就需要重新布线(RDL)技术。另外将方形铝焊盘改为易于与焊料粘接的圆形铜焊盘，重新布线中溅射的凸点下金属(UBM)如 Ti-Cu-Ni 中的 Cu 应有足够的厚度(如数百微米)，以便使焊料凸点连接时有足够的强度，也可以用电镀加厚 Cu 层。焊料凸点制作技术可采用电镀法、化学镀法、蒸发法、置球法和焊膏印刷法。目前仍以电镀法最为广泛，其次是焊膏印刷法。重新布线中 UBM 材料为 Al/Niv/Cu、T1/Cu/Ni 或 Ti/W/Au。所用的介质材料为光敏 BCB(苯并环丁烯)或 PI(聚酰亚胺)凸点材料有 Au、PbSn

31、、AuSn、In 等。2.3 3D 封装3D 封装主要有三种类型，即埋置型 3D 封装，当前主要有三种途径：一种是在各类基板内或多层布线介质层中埋置R、C 或 IC 等元器件，最上层再贴装 SMC 和 SMD 来实现立体封装，这种结构称为埋置型 3D 封装;第二种是在硅圆片规模集成(WSl)后的有源基板上再实行多层布线，最上层再贴装 SMC 和 SMD，从而构成立体封装，这种结构称为有源基板型 3D 封装;第三种是在 2D 封装的基础上，把多个裸芯片、封装芯片、多芯片组件甚至圆片进行叠层互连，构成立体封装，这种结构称作叠层型 3D 封装。在这些 3D 封装类型中，发展最快的是叠层裸芯片封装。原

32、因有两个。一是巨大的手机和其它消费类产品市场的驱动，要求在增加功能的同时减薄封装厚度。二是它所用的工艺基本上与传统的工艺相容，经过改进很快能批量生产并投入市场。据 Prismarks 预测，世界的手机销售量将从 2001 年的 393M 增加到 2006 年的 785M1140M。年增长率达到 1524%。因此在这个基础上估计，叠层裸芯片封装从目前到 2006 年将以 5060%的速度增长。2.3.1 3D 封装的优点： 3-D 设计替代单芯片封装缩小了器件尺寸、减轻了重量。尺寸缩小及重量减轻的那部分取决于垂直互联的密度。和传统的封装相比，使用 3-D 技术可缩短小尺寸、减轻重量达 4050

33、杯。3-D 封装更有效地使用了硅片的有效区域，这被称之为“硅片效率” ，硅片效率是指叠层中总的基板面积与焊区面积之比，因此和其他 2-D 封装技术相比，3-D 技术的硅片效率超过 100%。使用 3-D 技术由于电子元件相互间非常接近，使得信号在系统功能电路之间传输所需要的时间更短。使用 3-D 技术由于缩短互连、降低互连伴随的寄生性，同步噪声被减小，因而，对于同等数目的互连，产生的同步噪声更小，也即是夹杂在有用信号间不必要的干扰信息更少。使用 3-D 技术制造产品，由于缩短了互连长度，降低了互连伴随的寄生性，功耗也会更低。3-D 技术节约的功率可以使 3-D 器件以每秒更快的转换速率运转而不

34、增加功耗，此外，寄生性的降低，3-D 器件的尺寸和噪声的减小便于每秒的转换功率更高，这使总的系统性能得以提高。3-D 封装中，叠层互连长度的缩短降低了芯片间的传输延迟。此外，垂直互连可最大限度地使用有效互连，而传统的封装技术则受诸如通孔或预先设计好的互连的限制。由于可接入性和垂直互连的密度成比例，所以 3-D 封装技术的可介入性依赖于垂直互连的类型。外围互连受叠层元件外围长度的限制，与之相比，内部互连要更适用、更便利。3-D 封装技术可能被用来将 CPU 和存储器芯片集成起来，避免了高成本的多孔 PGA，并提高互连的带宽。2.3.2 3D 封装的分类及实现 3D 的主要途径： 3D 封装主要有

35、三种类型，即：埋置型 3D、有源基板型 3D 和叠成型 3D。 1.埋置型 3D 的实现途径：埋置型 3D 又有开槽埋置型和多层布线介质埋置型两类。在 HIC 的多层布线中埋置R、C 和 IC 的布线基板顶层仍可贴装 SMC/SMD，构成更高组装密度的 3D-MCM 结构。显然，这类结构的功率密度也很高，所以这类基板多为高导热的 Si 基板、AIN 基板或金属基板。图 1 是以 AIN 为基板，在多层布线介质间埋置 IC 的 3D-MCM 结构。其制作方法与一般的多层布线技术类同，只是要再埋置芯片的压焊区域位置光刻出窗口并与布线金属互联，然后再进行上一层介质和制作金属布线，最上层仍可贴装 SM

36、C/SMD，完成更加复杂的 3D-MCM 结构。图 1、埋置型 3D-MCM 结构2.有源基板型的实现途径：有源基板型 3D 就是把具有大量有源器件的 Si 作基板，在上面在多层布线、顶层在贴装 SMC/SMD 或贴装多个 LSI，形成有源基板型的 3D-MCM，从而以立体封装形式达到WSI 所能实现的功能。有源 Si 基板的工艺技术与一般的 IC 工艺技术相同，上层贴SMC/SMD 或 LSI 芯片的组装工艺与常规的组装工艺也相似。所以有源基板型 3D-MCM 可以利用一般半导体 IC 工艺方法，从而实现大规模工业化生产，并随着半导体工艺技术的发展而不断提高。图 2、有源基本型 3D-MCM

37、 结构3.叠成型 3D 的实现途径：叠层型 3D，是将 LSI,VLSI,2D-MCM，甚至 WSI 或者已封装的器件，无间隙地层层叠装互谅而成。这类叠成型 3D 是应用最为广泛的一种，其工艺技术不但应用了许多成熟的组装互联技术，还发展应用了垂直互联技术。4.制约 3D 封装的因素4.1 散热问题现在，现代电子工业对高性能系统的要求越来越高，3D 封装技术所面临的是更大芯片、更多 I/O 数，更高密度和更高的可靠性的挑战。尤其是电路密度的提高意味着功率密度的增加，如何解决好散热问题是 3D 封装激素和需要解决的重要问题之一。目前，3D 封装的散热处理有两级：一是对 3D 器件表面上的热量进行均

38、匀分布的系统设计级；另一个是封装级。散热处理的方法有三种：一，适用低热阻基板；二，适用强风冷或液体冷却剂为 3D 器件降温；三、在叠层元件之间适用导热通孔将内部的热量散至表面。4.2 成本问题3D 封装的成本也是一个非常重要的问题，而影响其制造成本的主要因素有：叠层的层数和复杂程度；每一层的工艺步骤数；层叠之前对芯片的检测；安装的芯片是否经过老化；硅基板的后道工艺；每个叠层所需的已知好芯片（KGD）数等。目前解决成本可以两点出发：一是深化 3D 封装技术的研究，改善工艺流程，降低不必要的损耗，直接降低生产成本；另一点需要扩大 3D 封装的应用范围，扩大 3D 封装技术产品的生产规模，进而降低生

39、产成本。4.3 生产周期问题生产周期也会影响 3D 封装技术的发展。对于 3D 封装技术来讲，生产周期要长于任何一种二维封装形式。通过对生产 3D 封装产品的厂商的调查得知，根据不同的尺寸和复杂程度，3D 封装产品的生产周期为 610 个月，是 MCMD-D 封装产品的 24 倍。解决生产周期一方面要从工艺方面改善 3D 封装技术的生产周期，另一方面可以采取先订单后生产的经营模式，间接降低生产周期。4.4 软件问题集成电路的迅猛发展，使 3D 封装的设计更加复杂，其设计复杂性和更优秀的设计软件的开发工作也是 3D 封装技术发展必须面对的问题。目前来说，3D 封装技的设计和分析主要采用相关 CA

40、D/CAE 软件，该方法可以满足大部分的设计和分析要求，但是各类软件【 6之间的集成度不高，使用不方便；也可以采用其他仿真软件，比如 Cadence 公司先进的EDA 软件 Allegro Package Desinger 进行 3D 封装设计和分析。所以一方面我们可以设计标准接口将各类软件集合起来，方便使用；另一方面也可以开发一个全新的以 3D 封装设计和分析为主要目的应用软件。5、结论综上所述，三维封装技术是一种可以显著减小电子系统的体积和重量、提高系统速度、提高系统性能、降低系统功耗的最佳封装技术，也是现代电子封装的必然趋势。对于不同的应用领域，应选择最适合的 3D 封装技术，如：对相同

41、的芯片，采用裸芯片叠层技术是最适用的；对不同的芯片则尽量采用 MCM 叠层技术；而将薄型 MCM 柔性电路板叠装，并用环氧树脂灌封，则是减小体积的有效办法。总之，在封装研究人员的努力探索下，三维封装技术一定会尽快得到广泛地应用，去满足各个领域对电子系统的更高要求。2.4 叠层裸芯片封装叠层裸芯片封装有两种叠层方式，一种是金字塔式，从底层向上裸芯片尺寸越来越小;另一种是悬梁式，叠层的芯片尺寸一样大。应用于手机的初期，叠层裸芯片封装主要是把 FlashMemory 和 SRAM 叠在一起，目前已能把 FlashMemory、DRAM、逻辑 IC 和模拟IC 等叠在一起。叠层裸芯片封装所涉及的关键技

42、术有如下几个。圆片减薄技术，由于手机等产品要求封装厚度越来越薄，目前封装厚度要求在 1.2mm 以下甚至 1.0mm。而叠层芯片数又不断增加，因此要求芯片必须减薄。圆片减薄的方法有机械研磨、化学刻蚀ADP(AtmosphereDownstreamPlasma)。机械研磨减薄一般在 150m 左右。而用等离子刻蚀方法可达到 100m，对于 75-50m 的减薄正在研发中;低弧度键合，因为芯片厚度小于 150m，所以键合弧度高必须小于 150m。目前采用 25m 金丝的正常键合弧高为125m，而用反向引线键合优化工艺后可以达到 75m 以下的弧高。与此同时，反向引线键合技术要增加一个打弯工艺以保证

43、不同键合层的间隙;悬梁上的引线键合技术，悬梁越长，键合时芯片变形越大，必须优化设计和工艺;圆片凸点制作技术;键合引线无摆动(NOSWEEP)模塑技术。由于键合引线密度更高，长度更长，形状更复杂，增加了短路的可能性。使用低粘度的模塑料和降低模塑料的转移速度有助于减小键合引线的摆动。目前已发明了键合引线无摆动(NOSWEEP)模塑技术。2.5 系统封装(SIP)实现电子整机系统的功能，通常有两个途径。一种是系统级芯片(Systemon Chip)，简称 SOC。即在单一的芯片上实现电子整机系统的功能;另一种是系统级封装(SysteminPackage)，简称 SIP。即通过封装来实现整机系统的功能

44、。从学术上讲，这是两条技术路线，就象单片集成电路和混合集成电路一样，各有各的优势，各有各的应用市场。在技术上和应用上都是相互补充的关系，作者认为，SOC 应主要用于应用周期较长的高性能产品，而 SIP 主要用于应用周期较短的消费类产品。SIP 是使用成熟的组装和互连技术，把各种集成电路如 CMOS 电路、GaAs 电路、SiGe电路或者光电子器件、MEMS 器件以及各类无源元件如电容、电感等集成到一个封装体内，实现整机系统的功能。主要的优点包括：采用现有商用元器件，制造成本较低;产品进入市场的周期短;无论设计和工艺，有较大的灵活性;把不同类型的电路和元件集成在一起，相对容易实现。美国佐治亚理工

45、学院 PRC 研究开发的单级集成模块(SingleIntegrated Module)简称 SLIM，就是 SIP 的典型代表，该项目完成后，在封装效率、性能和可靠性方面提高 10 倍，尺寸和成本较大下降。到 2010 年预期达到的目标包括布线密度达到 6000cm/cm2;热密度达到 100W/cm2;元件密度达到 5000/cm2;I/O 密度达到 3000/cm2。尽管 SIP 还是一种新技术，目前尚不成熟，但仍然是一个有发展前景的技术，尤其在中国，可能是一个发展整机系统的捷径四封装工艺流程四封装工艺流程归纳起来集成电路封装技术的基本工艺流程为：硅片减薄、硅片切割、芯片贴装、芯片互连、成

46、型技术、去飞边毛刺、切筋成形、上焊锡、打码等工序。4.1 硅片减薄随着集成电路向着短小轻薄的方向发展，封装中使用更薄的硅片已成为必然，目前行业内可以将硅片减薄至 50u，相当于普通人头发丝的直径。通过减薄，可以将硅片背面多余材料去除掉，不仅有效的减小了硅片封装体积，同时也提高了器件在散热、机械、电气等的性能。其中最常用的减薄技术有研磨、湿法腐蚀等。目前减薄有以下几种方法：研磨、化学机械抛光、干式抛光、电化学腐蚀、湿法腐蚀、等离子辅助化等。目前，硅片背面研磨减薄技术主要有旋转工作台减薄与硅片自旋转减薄两种。4.1.1 旋转工作台减薄采用大于硅片的工件转台，硅片通过真空吸盘夹持，工作台沿水平方向进

47、行移动，磨轮高速旋转，从而对硅片进行减薄。但因其研磨轮与工作台间接触的面积并不一致，各点的受力并不均匀，减薄后的硅片易发生翘曲，特别是较薄的硅片。4.2.2 硅片自旋转减薄硅片自旋转研磨法的原理为：采用略大于硅片的工件转台，硅片通过真空吸盘夹持在工件转台的中心，磨轮的边缘调整到硅片的中心位置，硅片和砂轮绕各自的轴线回转，进行切入减薄。此种方法的优点在于砂轮与硅片的接触长度、接触面积、切入角不变，研磨力恒定，加工状态稳定，可以避免硅片出现中凸和塌边现象。尤其对较薄的硅片表现较为明显。经过上述对比，可以发现：采用硅片自旋转研磨，当硅片薄至一定程度时，可以有效地避免研磨后的硅片翘曲现象的产生。目前，

48、由于所封装的薄硅片越来越多，更多的封装厂选择硅片白旋转工作模式对硅片进行减薄。4.2 硅片切割当前，晶圆片尺寸不断加大，8 英寸和 12 英寸晶圆使用越来越广泛，为了保证硅圆片质量，圆片厚度相应增加，给芯片切割带来了难度。在整个切割过程中， 对硅片的质量以及成品率起主要作用的是切割液的 粘度、碳化硅微粉的粒型及粒度、砂浆的粘度、砂浆的流量、钢线的速度、钢线 的张力以及工件的进给速度等。4.2.1 切割液（PEG）的粘度 由于在整个切割过程中， 碳化硅微粉是悬浮在切割液上而通过钢线进行 切割的，所以切割液主要起悬浮和冷却的作用。 1、切割液的粘度是碳化硅微粉悬浮的重要保证。由于不同的机器开发 设

49、计的系统思维不同， 因而对砂浆的粘度也不同， 即要求切割液的粘度也有不同。 例如瑞士线切割机要求切割液的粘度不低于 55，而 NTC 要求 22-25，安永则低至 18。只有符合机器要求的切割标准的粘度，才能在切割的过程中保证碳化硅微粉 的均匀悬浮分布以及砂浆稳定地通过砂浆管道随钢线进入切割区。 2、由于带着砂浆的钢线在切割硅料的过程中，会因为摩擦发生高温， 所以切割液的粘度又对冷却起着重要作用。如果粘度不达标，就会导致液的流动 性差，不能将温度降下来而造成灼伤片或者出现断线，因此切割液的粘度又确保 了整个过程的温度控制。4.2.2 碳化硅微粉的粒型及粒度 太阳能硅片的切割其实是钢线带着碳化硅

50、微粉在切， 所以微粉的粒型及 粒度是硅片表片的光洁程度和切割能力的关键。粒型规则，切出来的硅片表明就 会光洁度很好；粒度分布均匀，就会提高硅片的切割能力。4.2.3 砂浆的粘度 线切割机对硅片切割能力的强弱，与砂浆的粘度有着不可分割的关系。 而砂浆的粘度又取决于硅片切割液的粘度、硅片切割液与碳化硅微粉的适配性、 硅片切割液与碳化硅微粉的配比比例、砂浆密度等。只有达到机器要求标准的砂 浆粘度（如 NTC 机器要求 250 左右）才能在切割过程中，提高切割效率，提高成 品率。4.2.4 砂浆的流量 钢线在高速运动中，要完成对硅料的切割，必须由砂浆泵将砂浆从储料 箱中打到喷砂咀，再由喷砂咀喷到钢线上

51、。砂浆的流量是否均匀、流量能否达到 切割的要求，都对切割能力和切割效率起着很关键的作用。如果流量跟不上，就会出现切割能力严重下降，导致线痕片、断线、甚至是机器报警。 4.2.5 钢线的速度 由于线切割机可以根据用户的要求进行单向走线和双向走线， 因而两种情况下对线速的要求也不同。单向走线时，钢线始终保持一个速度运行（MB 和 HCT 可以根据切割情况在不同时间作出手动调整） 这样相对来说比较容易控制。 双向走线时， 钢线速度开始由零点沿一个方向用 2-3 秒的时间加速到规 定速度，运行一段时间后，再沿原方向慢慢降低到零点，在零点停顿 0.2 秒后再 慢慢地反向加速到规定的速度，再沿反方向慢慢降

52、低到零点的周期切割过程。在双向切割的过程中，切割机的切割能力在一定范围内随着钢线的速度提高而提高，但不能低于或超过砂浆的切割能力。如果低于砂浆的切割能力，就会出现线 痕片甚至断线；反之，如果超出砂浆的切割能力，就可能导致砂浆流量跟不上， 从而出现厚薄片甚至线痕片等。 目前 MB 的平均线速可以达到 13 米/秒，NTC 达 10.5-11 米/秒。4.2.6 钢线的张力 钢线的张力是硅片切割工艺中相当核心的要素之一。 张力控制不好是产生线痕片、崩边、甚至短线的重要原因。 1、钢线的张力过小，将会导致钢线弯曲度增大，带砂能力下降，切割 能力降低。从而出现线痕片等。 2、钢线张力过大，悬浮在钢线上

53、的碳化硅微粉就会难以进入锯缝，切 割效率降低，出现线痕片等，并且断线的几率很大。 3、如果当切到胶条的时候，有时候会因为张力使用时间过长引起偏离 零点的变化，出现崩边等情况。 MB、NTC 等线切割机一般的张力控制在送线和收线相差不到 1。4.2.7 工件的进给速度 工件的进给速度与钢线速度、砂浆的切割能力以及工件形状在进给的不同位置等有关。工件进给速度在整个切割过程中，是由以上的相关因素决定的，也是最没有定量的一个要素。但控制不好，也可能会出现线痕片等不良效果，影响切割质量和成品率。 总之，太阳能硅片线切割机的操作，是一个经验大于 技术流程与标准的精细活。只有在实际操作中，不断总结与探讨，才

54、能对机器的驾驭游刃有余。4.3 芯片贴装芯片贴装（Die Mount）又称芯片粘贴，是将 IC 芯片固定于封装基板或引脚架承载座上的工艺过程。芯片应贴装到引脚架的中间焊盘上，焊盘尺寸要与芯片大小相匹配。芯片贴装方法有四种： 共晶粘贴法、 焊接粘结法、 导电胶粘结法、 玻璃胶粘结法 。4.3.1 共晶粘贴法： 利用合金反应进行芯片的粘贴一般工艺方法是陶瓷基板芯片座上镀金膜-将芯片放置在芯片座上-热氮气氛中（防氧化）加热并使粘贴表面产生摩擦（去除粘贴表面氧化层）-约 425时出现金-硅反应液面，液面移动时，硅逐渐扩散至金中而形成紧密结合。4.3.2 焊接粘结法：是利用合金反应进行芯片粘贴的方法它是

55、将芯片背面淀积一定厚度的 Au 或 Ni，同时在焊盘上淀积 Au-Pd-Ag 和 Cu 的金属层。然后利用合金焊料将芯片焊接在焊盘上。4.3.3 导电胶是银粉与高分子聚合物（环氧树脂）的混合物银粉起导电作用，而环氧树脂起粘接作用。导电胶有三种配方： （1）各向同性材料，能沿所有方向导电。 （2）导电硅橡胶，能起到使器件与环境隔 绝，防止水、汽对芯片的影响，同时还可以屏蔽电磁干扰。 （3）各向异性导电聚合物，电流只能在一个方向流动。在倒装芯片封装中应用较多，无应力影响。4.3.4 封装工艺流程玻璃胶粘贴法 与导电胶类似，玻璃胶也属于厚膜导体材料。不过起粘接作用的是低温玻璃粉。它是起导电作用的金属

56、粉（Ag、Ag-Pd、Au、Cu 等）与低温玻璃粉和有机溶剂混合，制成膏状。 在芯片粘贴时，用盖印、丝网印刷、点胶等方法将胶涂布于基板的芯片座中，再将芯片置放在玻璃胶之上，将基板加温到玻璃熔融温度以上即可完成粘贴。由于完成粘贴的温度要比导电胶高得多，所以它只适用于陶瓷封装中。在降温时要控制降温速度，否则会造成应力破坏，影响可靠度。 4.4 芯片互连芯片互连是指将芯片焊区与电子封装外壳的 I/O 引线或基板上的金属布线焊区相连接，实现芯片功能的制造技术。 芯片互连的常见方法包括引线键合（又称打线键合）技术（WB） 、载带自动键合技术（TAB）和 倒装芯片键合技术（FCB）三种。其中，FCB 又称

57、为 C4可控塌陷芯片互连技术。4.5 成型技术成型包括金属封装、塑料封装、陶瓷封装等； 塑料封装最常用方式，占 90%的市场。 塑料封装的成型技术包括： 转移成型技术 （主要方法） 、 喷射成型技术、 预成型技术。塑料等高分子聚合物是当前使用较多的封装成型材料， 塑料材料通常分为热固性聚合物和热塑性聚合物两种。 塑料材料通常分为热固性聚合物和热塑性聚合物两种。热塑性聚合物：聚合物分子间以物理力聚合而成，加热时可熔融，并能溶于适当溶剂中。热塑性聚合物受热时可塑化，冷却时则固化成型，并且可反复进行。热固性聚合物：低温时聚合物是塑性或流动的，当加热 到一定温度时，聚合物分子发生交联反应，形成刚性固体

58、， 并不能反复加热使之塑性流动，不可回收利用。以塑料封装为例，成型技术主要包括以下几种 ：1 转移成型技术（Transfer Molding） 热固性塑料转移成型工艺是将“热流道注塑” 热固性塑料转移成型工艺是将“热流道注塑”和“压力 成型” 组合工艺。传统热流道注塑成型中，熔体腔室中保持一定的温度， 在外加压力作用下塑封料进入芯片模具型腔内，获得一定形状的芯片外形。 1封装材料转移成型过程 1、芯片及完成互连的框架置于模具中； 2、将塑封料预加热后放入转移成型机转移罐中； 3、在一定温度和转移成型活塞压力作用下， 料注射进入浇道，通过浇口进入模具型腔； 4、塑封料在模具内降温固化，保压后顶出

59、模具，进 一步固化。 2喷射成型技术（ Molding）工艺是将混有引发剂的两种聚酯分别从喷枪两侧喷出，同时将塑封料树脂由喷枪中心喷出， 其与引发剂和促进剂均匀混合，沉积到模具型腔内，当沉积到一定厚度时，用辊轮压实，使纤维浸透树脂，排除气泡， 固化后成型。 3 预成型技术（Pre-Molding） 预成型工艺是将封装材料预先做成封装芯片外形对应 的形状，如陶瓷封装，先做好上下陶瓷封盖后，在两封盖间高温下采用硼硅酸玻璃等材料进行密封接合。 4.6 去飞边毛刺去毛刺飞边是指封装过程中塑封料树脂溢出、带毛边、引线毛刺等飞边毛刺现象。随着成型模具设计和技术的改进，毛刺和飞边现象越来越少。 封装成型过程

60、中，塑封料可能从模具合缝处渗出来，流到外面的引线框架上，毛刺不去除会影响后续工艺。毛刺飞边去除工艺：1.介质去毛刺飞边：研磨料和高压空气一起冲洗模块， 研磨料在去除毛刺的同时，可将引脚表面擦毛，有助于后续上锡操作。2. 溶剂去飞边毛刺和水去飞边毛刺：利用高压液体流冲击模块，利用溶剂的溶解性去除毛刺飞边，常用于很薄毛刺的去除。4.7 切筋成形切筋成型其实是两道工序：切筋和打弯，通常同时完成。 切筋工艺，是指切除框架外引脚之间的堤坝及在框架带上连在一起的地方；打弯工艺则是将引脚弯成一定的形状，以适 合装配的需要，打弯工艺，最主要的问题是引脚变形。对于 PTH 装 配，由于引脚数较少且较粗，基本没有