IEEE交易的电路和系统II(A Darlington-Enhanced CMOS Oscillator Architecture)

1、IEEE交易的电路和系统II全差分CMOS振荡器采用达林顿复合pMOS晶体管。该复合晶体管结构增加增益的负克阶段由于采用高可靠的电压晶体管从而提高了设备的可靠性。为了达到良好的相位噪声，提高大电压和小的有源器件的速度，在一个现代CMOS的过程中，高（2.8 V）电源要求使用低高电压晶体管。另外，LC振荡器采用负反馈，以减少幅度变化。电路的功能是在一个标准的130纳米CMOS确认测试电路。在1 MHz偏移横跨3015至5298 MHz的调谐范围振荡器的相位噪声要优于-121.2 dBc / Hz，而所需电流10.6 mA电压低于2.8 V。索引：复合，达林顿，反馈调节，振荡器，电压控制振荡器（V

2、CO），带宽。一 电压控制振荡器（VCO）的相位噪声和其调谐范围在过去几年内一直是热门的研究课题。随着CMOS工艺特征尺寸的不断下降，因此可用的电压裕量减少，难以达到所需的性能要求，并且不能满足不同的宽带通信标准。为了进一步改善性能，工程师必须在电路设计上寻找新的路径，。近日，CMOS振荡器共源共栅差分增强方法被报道出来。级联晶体管除了使谐振器获得额外的好处外，还为设计者提供了一个很好研究的方向，如增加振荡器的工作电压，增强增益。在这里，我们使用有达林顿配置的pMOS晶体管作为一个差分振荡器的核心2。当电路使用高电压时，它是已知的3，4，采用级联结构来增加击穿电压的。此外，通过使用低电压的有源

3、器件，能够为高运转的电压提供较好的信噪比。其中，在压控振荡器（VCO）中，能够得到更好的相位噪声性能。为了降低氧化对电路带来的影响，在高电压电路中应当尽量加厚栅极。由于使用大的工作电压。此外，VCO作为复合晶体管本身就提供了更多的控制点。二 电路拓扑如下图所示的全差分VCO。 该电路的核心是反馈环路，直流电压VFB与外部参考电压VREF做比较。所不同的是MREG通过调整核心工作电压VCORE使FB等于VREF。隔离VCO,调节电压VDD，从而显着降低反馈回路的带宽内的相位噪声。然而系统仍受到参考电压VREF噪音的影响。所述运算放大器（运放）本身的设计采用大通道长度晶体管来降低噪声。反馈回路的使

4、用可以控制该VCO的输出摆幅如第IV节中所描述的。用两个电容器组即CFINE和CCOARSE和一个开关的变压器来实现频率调谐。精调CFINE，使其成为pMOS的变容二极管。粗调CCOARSE,其是一个10位缩放的二进制开关电容结构。只有一个CCOARSE被绘制在图中。为了进一步增加VCO调谐范围，我们采用一个电感调谐元和电容元件7。电感LMAIN的参数是主（0.87 NH）和二级（0.19 NH）绕组，磁耦合（K= 0.37）。分流次级绕组开关晶体管MBAND将减少电感，从而延长了VCO调谐范围。VCO核心的顶部和底部共同的节点通过电感LTOP LBOT分别连接到工作电压和地面。III。负GM

5、阶段A.电路描述CMOS跨导阶段的变形双交叉耦合（“1L”）结构。在图如图1所示，nMO晶体管被实现为一个简单的一对交叉耦合，以降低电源的输出。然而，类似的复合pMOS结构的晶体管也可以用于一个足够大的工作电压的nMOS晶体管，如果这样做将使PMOS和NMOS简单的匹配起来。PMOS晶体管用达林顿配置。常见的漏配置的晶体管，MP2（3），用来调节谐振槽两端的差分电压信号。该晶体管MP1，P4，用于组成最大的电流转换成的谐振槽。 MP1（4）被实现为高压厚栅氧化物晶体管能够承受很大栅极和源极/漏极终端之间的波动，而内对低压元件。这样的组合更适应电压的摆幅和寄生电容电阻的影响。晶体管MP2（3），

6、都很小，只有一小部分使用电源电流。因此，它们从热载流子退化的保护注射的效果，这将随着时间的推移，改变他们的门槛电压和跨导的9。MP1（4）用于内部和外部的晶体管的偏置，偏置电流维持电路平衡。相对于双极结型晶体管达林顿实施方式中，内部晶体管需要外部直流偏置。其他复合晶体管保持不变。在我们的设计中，偏置电流可以简单地使用一个125电阻RG。此外，该偏置可以进行调整，以方便不同的操作。VCO核心模式。图1B.启动条件启动条件来自一个简单的模型nMOS和pMOS负GM阶段，并联的谐振器的等效并联电阻分别是GM，NMOS，PMOS ，如图2所示。条件是-1EQ|通用，NMOS+ GM，PMOS。 （1）

7、负NMOS对GM（用gmN1= gmN2）通用，NMOS= gmN12。 （2）同样接收到的跨导的pMOS对在传统的双交叉耦合的核心。越来越多的过晶体管通过对较大的W / L比来增加寄生电容，从而将降低高频调谐范围。复合PMOS电路有助于缓解这一PMOS晶体管的不便。图中的模型是用于导出的负克pMOS阶段，。为3。假设= gmP1的gmP4 gmP2= gmP3，节点电压U和回路电流I的关系由下面的公式：图2从Y之间的差分输入阻抗ZpMOS的节点1和2。 3的阻值其中，（1 +2）（1 +2）是节点1的相关的辅因子和Y该系统的决定因素。逆ZpMOS的，从而pMOScircuit然后生成的跨导G

8、M，使PMOS= gmP2。如下解:由式（5）可以看出，设计的电路，应使gmP1（4）<gmP2（3），整体的pMO管的跨导负克级可以增加，以保证更强大的启动。由于在这些条件下的，MP2（3）可保留其小的特征尺寸，无需增加寄生栅极连接的电容，因为将这种情况下增大W / L的比。单个晶体管在一个传统的交叉耦合的pMOS的阶段。该设计师还是应该确保gmP2（3）足够大,和增强栅极gmP1（4）。需要注意的是RG和gmP1（4）零设置倒塌（5）如下这就是一个简单的pMOS的一对的跨导。四。输出幅度规例在宽带多标准振荡器是一个伟大的关注的在广泛的调谐范围的振幅变化，其中发生由于振荡器的核心装载工

9、况的变化。在宽带压控振荡器，一个显着的两个频率调谐元件改变品质因数的调谐范围可随时观察。这些都是10位的粗调银行和主电感。可以考虑在这里作为一个微调银行接近恒定的电容，从而以恒定的质量因子，因为大多数的电容调谐范围所涵盖的切换调谐银行。整个槽路的质量的变化因素，然后从各自并联的电容和电感的元素的质量因素共鸣箱。在10中对电容的品质因数的变化进行了详细分析，可以得出结论，增大电容通过开关在更多的电容降低品质因子。同样的效果，如果出现磁振荡频率调谐被使用，例如，在文献7和11。次级绕组的能量lostat转换到一个较低的品质因数主电感器，它可以被看作是增加等效串联电阻的初级绕组。亏损由于磁调谐可以分

10、析一个单端为变压器，图中所描绘的T模型。 4。的等效串联电阻，所需物品，L，一次侧绕组出现开关MBAND是接收的阻抗的实部上看到的初级绕组。它由下式给出其中R1和R2的串联电阻，分别是初级和次级绕组，M是互感的变压器，和导通电阻的导通电阻的switchMBAND。复合设计DC水平稳定通过负反馈回路的核心创建一个内在振幅调节的过程，这有助于保持输出在高负荷条件下摆动。此图中所示的直流模型上描绘图。 5。 nMOS和pMOS负GM元素分别建模为电阻RNMOS RpMOS，该值的影响下，直流电流流成电路。负反馈回路，保证了恒定的电压等于VREF之间的RNMOS和RpMOS的这是连接到主电感器的中心抽

11、头。使用在一个较大的值，RpMOS的复合电路的结果如果与传统的交叉耦合的pMOS的一对，由于在高压器件MP1（4）为一个较长的信道。该降低容性或感性的质量因素的贡献被看作是降低的等效谐振槽在图的并联电阻。 5。与减少谐振槽通过频率调谐的品质因数，直流电流进入VCO增加。因此，强制的恒定电压在电感中心抽头的查询结果中增加直流电压源的pMOS晶体管（核心电压）。因此，电压净空高度（VREF + IBIASRpMOS）的振荡器的增加，这将保持即使在高负荷的输出摆幅条件。图图6示出核心电压的模拟电压，并在电容和电感调谐输出摆幅的范围内。这两个属性是模拟的情况下，当使用负反馈环路和VCO供电VDD和当环

12、路被删去，而VCO的电源Vcore电压。在后者的情况下，选择的工作电压使得输出摆幅是等于在前者的摆动的在高端的电容调谐范围的情况下，当MBAND是关闭的，大约1.96 V.可以看出，调谐VCO到较低的频率有较大影响的输出摆幅在开环条件下酪蛋白（32）为630毫伏，而在闭环条件为390毫伏（20）。发生同样没有中心节点的反馈。核心电压VCORE和输出摆幅建议VCO是用双交叉耦合的VCO在图比较 7。双交叉耦合的VCO，否则的翻版提出的压控振荡器，除了负克级晶体管。这些78/0.18微米PMOS和实施对nMOS39/0.18微米。较小的NMOS设有大小结果在更广泛的调谐范围比建议的VCO，这是如图

13、所示7。建议VCO电压VCORE在电容调谐范围改变，这有助于维持双交叉耦合VCO类似的摆动。磁微调，建议VCO保持较大的比双交叉耦合的VCO的输出摆幅。五，测量结果该测试芯片图8制作一个标准的sixmetal占地790由130纳米CMOS工艺470微米。该芯片被封装在一个表面贴装的情况下并焊接在印刷电路板，它提供了所有DC和RF连接。该VCO缓冲片上开漏放大器，这是不包括在总电流消耗。 PCB上的电源旁路与表面安装钽电容和陶瓷电容。所有HP4352S信号源测量相位噪声值分析仪通过一个2分频电路。相位噪声改善由于分频为6 dB是删除从的测量结果。 VDD工作电压设定为2.8 V稳压下降2.3和2

14、.45 V之间根据振荡频率的核心电压。测量电流消费在整个粗调谐范围之间7.3和10.6毫安。图图9示出了在整个输出频率整个粗调谐范围。的调谐范围是从3015到5298兆赫。核心电压的测量电压和电流消耗与振荡频率关系示于图中。 10。所测量的相位噪声的结果，在1 - 和3-MHz的偏移在整个调谐范围内，如图所示。 11。它可以是的品质因数的相位噪声的影响，时开关晶体管MBAND的开启。相位噪声在整个粗调谐范围保持相对稳定用不超过3 dB的差异，要么是1 - 或3 - 兆赫偏移。图12举例说明了带相位噪声4.0-GHz的振荡频率。类似的性能稳定看到所有的工作频率。表我比较建议最近发表类似的调谐VC

15、O具有VCO的范围内。尽管工作电压高，图的优点（FOM）和电源频率调谐归FOM13设计与当代作品相似。六。结论提出的复合物结构，允许使用大工作电压没有栅极氧化物暴露的风险由使用高电压厚gateoxide的电压应力增加晶体管的地方，在哪里需要维持较大电压波动产生。然而，低电压高速晶体管可以用在电路速度的关键的地方。此外，达林顿增强的pMOS的阶段提供增加负的跨导，从而确保了一个强大的启动的振荡器。仿真结果证明了该设计通过内在的幅度保持适当的输出摆幅法规体系。设计绘制7.3-10.6 mA的电流从2.8 V电源，而达到-121.2 dBc/ Hz的的或更好的相位噪声性能，所有的振荡频率在1 MHz

16、偏移。性能媲美当今流行的具有类似的VCO调谐范围。致谢笔者想感谢，英飞凌科技AG，对整个项目的支持，和提出的宝贵的意见。参考文献1 B.公园，蔡，李，S. S.香港，“完全集成的12-GHz级联与Q-增强电路，CMOS LC VCO的“IEEE Microw。无线COMPON。等。，第一卷。 18，没有。 2，第133-135页，2008年2月。2 NT Tchamov的，P. Ruippo，T.莱赫托宁，“振荡器与达林顿节点，“美国专利7 701 303 2010年4月20日，。3 E.桑切斯Sinencio，低压低功耗集成电路系统。新泽西州霍博肯，威利 - 布莱克威尔1998年，12月。4

17、 M.贝和RP马丁斯，“High-/mixed-voltage的RF和模拟CMOS电路来岁，“IEEE电路SYST。弹匣，第一卷。 10，没有。 4，第27-39页，第四季度，2010年。5 SS Broussev，TA莱赫托宁，NT Tchamov，“宽带低LC-VCO相位噪声可编程KVCO，“IEEE Microw。无线COMPON。等。，第一卷。 17，没有。 4，2007年4月，第274-276页。6 W.岳五Aparin，“单片低相位噪声1.7GHz的CMOSVCO蜂窝CDMA零中频接收器，“在过程中。 IEEE诠释。固态电路会议技术精华。论文，2004年，第一卷。 1，第396-5

18、35页。7 P. Ruippo，TA莱赫托宁，NT Tchamov，“UMTS和GSM低电感调谐LC VCO相位噪声，“IEEE Microw.Wireless COMPON。等。，第一卷。 20，没有。 3，第163-165页，2010年3月。8 NT Tchamov和P. Jarske的，“1.2 V千兆赫兹共振环ICO / VCO”的电子。等。，第一卷。 33，没有。 7，第541-542页，1997年3月。9 BG STREETMAN S.纳吉，固态电子器件，第5版。州Englewood Cliffs，NJ：普伦蒂斯 - 霍尔，2000年，页。 308。10 SD托索贝维拉夸A. Gerosa，和A. Neviani的的，“一个彻底的分析在开关电容的LC振荡器的坦克的品质因数银行，“在过程中。 IEEE ISCAS，2010年，第1903-1906页。11 M.德米尔坎，SP B