竞赛训练题一：

1、竞赛训练题一：信号发生器竞赛训练题一：信号发生器陈文光2012.10.14 设计并制作一台信号发生器，使之能产生正弦波、方波和三角波信号，其系统框图如图1所示。 图1 信号发生器系统框图一、任务竞赛训练题一：信号发生器竞赛训练题一：信号发生器 1. 基本要求 信号发生器能产生正弦波、方波和三角波三种周期性波形。 输出信号频率在100 Hz100 kHz范围内可调，输出信号频率稳定度优于103。 在100负载条件下，输出正弦波信号的电压峰一峰值Uopp在0 5 V范围内可调。 输出信号波形无明显失真。 自制稳压电源。二、要求竞赛训练题一：信号发生器竞赛训练题一：信号发生器 2. 发挥部分 将输出

2、信号频率范围扩展为10 Hz1 MHz，输出信号频率可分段调节：在10 Hz1 kHz范围内步进间隔为100Hz；在1kHz1MHz范围内步进间隔为10kHz。输出信号频率值可通过键盘进行设置。 在50负载条件下，输出正弦波信号的电压峰一峰值Uopp在05 V范围内可调，调节步进间隔为0. 5V，输出信号的电压值可通过键盘进行设置。 可实时显示输出信号的类型、幅度、频率和频率步进值。 其他。二、要求竞赛训练题一：信号发生器竞赛训练题一：信号发生器1. 设计报告应包含五个部分：设计思想、原理图及参数、测试方法、测试方法、测试结果和结果分析。2. 设计报告应简明轭要。3. 设计报告总数不得超过4页

3、，如果有必要，详细原理图可以附件的形式附于设计报告后面，页数不限。4. 设计报告正文中文用小4号宋体，英文和数字等用小4号New Time Roma体。行与行之间用1.5倍行距。三、说明竞赛训练题一：信号发生器竞赛训练题一：信号发生器四、评分标准项目满分设计报告设计思想 4原理图及参数2测试方法、 6测试结果和结果分析4设计报告结构及规范性4总分 20基本要求实际制作完成情况50发挥部分完成第项23完成第项 13完成第项9其他5总分50竞赛训练题一：信号发生器竞赛训练题一：信号发生器竞赛训练题一：信号发生器竞赛训练题一：信号发生器 输出方波、正弦波、三角波，频率范围10Hz1MHz。需要参数设

4、置人机界面。 同时输出方波、三角波、正弦波 ，也可以先输出方波，积分变换得到三角波，三角波分段限幅得到近似正弦波。 带载50需要功率放大器；幅度最大为5V，说明电源需要6V以上，以及控制器供电3.3V、5V?题目分析：用频率合成方法产生振荡信号；利用专用集成函数发生器；利用直接数字合成方法产生振荡信号；利用单片机产生信号波形；利用数字比例乘法器（如CD4527）产生振荡信号。频率可变的振荡信号源 通过改变R、L、C元件参数改变正弦振荡的频率 通过改变充电、放电电流来改变振荡频率改变R、改变L、改变C、改变电流压控振荡器（VCO） 用斜波扫描电压(流)控制产生扫频振荡器 用于频率稳定度和精度仪器

5、不高的场合频率合成技术 间接合成法-锁相环（PLL） 直接模拟合成法(早期的直接合成法)-通过模拟电路实现多级的连续混频混频 分频分频,获得很小的频率步进,电路复杂,不易集成 直接数字合成法-DDS技术分析：产生频率可变的信号源竞赛训练题一：信号发生器竞赛训练题一：信号发生器资料来源：http:/ 和C.M.Tader 等人在 “A Digital Frequency Synthesizer”一文中首次提出了DDS的概念, DDS或DDFS 是 Direct Digital Frequency Synthesis的简称p通常将此视为通常将此视为第三代第三代频率合成技术频率合成技术p它突破了前两

6、种频率合成法的原理，从它突破了前两种频率合成法的原理，从”相位相位”的概念的概念出发进行频率合成出发进行频率合成p这种方法不仅可以产生不同频率的正弦波这种方法不仅可以产生不同频率的正弦波, ,而且可以控制而且可以控制波形的波形的初始相位初始相位. .p还可以用还可以用DDSDDS方法产生方法产生任意波形。任意波形。方案一：直接数字频率合成技术DDSDDS原理原理工作过程为: 1.将存于数表中的数字波形，经数模转换器D/A，形成模拟量波形。2.两种方法可以改变输出信号的频率： (1)改变查表寻址的时钟CLOCK的频率频率，可以改变输出波形的频率。 (2)改变寻址的步长步长来改变输出信号的频率。D

7、DS即采用此法。 步长即为对数字波形查表的相位增量。由累加器对相位增量进行累加，累加器的值作为查表地址.3.D/A输出的阶梯形波形,经低通(带通)滤波滤波,成为质量符合需要的模拟波形模拟波形.累加器的工作示意图累加器的工作示意图 设相位累加器的位宽为2N, Sin表的大小为2p，累加器的高P位用于寻址Sin表. 时钟Clock的频率为fc，若累加器按步进为1进行累加直至溢出一遍的频率为 若以M点为步长,产生的信号频率为 M称为频率控制字2coutNMff2Noutcff 该DDS系统的核心是相位累加器，它由一个加法器和一个位相位寄存器组成，每来一个时钟，相位寄存器以步长增加，相位寄存器的输出与

8、相位控制字相加，然后输入到正弦查询表地址上。正弦查询表包含一个周期正弦波的数字幅度信息，每个地址对应正弦波中0-360o 范围的一个相位点。查询表把输入的地址相位信息映射成正弦波幅度的数字量信号，驱动DAC，输出模拟量。相位寄存器每经过2N/M 个 fc 时钟后回到初始状态，相应地正弦查询表经过一个循环回到初始位置，整个DDS系统输出一个正弦波。输出正弦波周期为:频率为 MTTNco2 2coutNMff 频率控制字与输出信号频率和参考时钟频率之间的关系为：其中N是相位累加器的字长。频率控制字与输出信号频率成正比。由采样定理，所产生的信号频率不能超过时钟频率的一半，在实际运用中，为了保证信号的

9、输出质量，输出频率不要高于时钟频率的33%,以避免混叠或谐波落入有用输出频带内。在图中，相位累加器输出位并不全部加到查询表，而要截断。相位截断减小了查询表长度，但并不影响频率分辨率，对最终输出仅增加一个很小的相位噪声。DAC分辨率一般比查询表长度小2-4位。 cNoutffM)2(120NM 通常用频率增量来表示频率合成器的分辨率，DDS的最小分辨率为 这个增量也就是最低的合成频率。最高的合成频率受奈奎斯特抽样定理的限制，所以有 与PLL不同,DDS的输出频率可以瞬时地改变,即可以实现跳频，这是DDS的一个突出优点，用于扫频测量和数字通讯中，十分方便。2max0cff Ncff2minAD98

10、30芯片特性芯片特性+5V电压供电50MHz频率片内正弦查询表片内10位数模转换器并行数据接口掉电功能选择250mW功耗48引脚薄方扁封装（TQFP）DDS的优点（1）输出频率相对带宽较宽输出频率带宽为50%fs（理论值）。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到40%fs。（2）频率转换时间短DDS是一个开环系统，无任何反馈环节，这种结构使得DDS的频率转换时间极短。事实上，在DDS的频率控制字改变之后，需经过一个时钟周期之后按照新的相位增量累加，才能实现频率的转换。因此，频率时间等于频率控制字的传输，也就是一个时钟周期的时间。时钟频率越高，转换

11、时间越短。DDS的频率转换时间可达纳秒数量级，比使用其它的频率合成方法都要短数个数量级。（3）频率分辨率极高若时钟fs的频率不变，DDS的频率分辨率就是则相位累加器的位数N决定。只要增加相位累加器的位数N即可获得任意小的频率分辨率。目前，大多数DDS的分辨率在1Hz数量级，许多小于1mHz甚至更小。（4）相位变化连续改变DDS输出频率，实际上改变的每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性。（5）输出波形的灵活性只要在DDS内部加上相应控制如调频控制FM、调相控制PM和调幅控制AM，即可以方便灵活地实现调频、调相和调幅功能

12、，产生FSK、PSK、ASK和MSK等信号。另外，只要在DDS的波形存储器存放不同波形数据，就可以实现各种波形输出，如三角波、锯齿波和矩形波甚至是任意的波形。当DDS的波形存储器分别存放正弦和余弦函数表时，既可得到正交的两路输出。（6）其他优点由于DDS中几乎所有部件都属于数字电路，易于集成，功耗低、体积小、重量轻、可靠性高，且易于程控，使用相当灵活，因此性价比极高。DDS的局限性（1）输出频带范围有限 由于DDS内部DAC和波形存储器（ROM）的工作速度限制，使得DDS输出的最高频有限。目前市场上采用CMOS、TTL、ECL工艺制作的DDS芯片，工作频率一般在几十MHz至400MHz左右。采

13、用GaAs工艺的DDS芯片工作频率可达2GHz左右。（2）输出杂散大 由于DDS采用全数字结构，不可避免地引入了杂散。其来源主要有三个：相位累加器相位舍位误差造成的杂散；幅度量化误差（由存储器有限字长引起）造成的杂散和DAC非理想特性造成的杂散。DDS芯片生产商 Qualcomm公司 单片电路。Q2220、Q2230、Q2334、Q2240、Q2368， 其中Q2368的时钟频率为130MHz，分辨率为0.03Hz，杂散控制为-76dBc，变频时间为0.1s; Sciteg ADS-431, 1.6GHz,分辨率1Hz,杂散-45dB,可正交输出 Stanford Micro Linear公司

14、Micro Linear公司生产的几种低频DDS产品 ML2035特性：（1）输出频率为直流到25kHz，在时钟输入为12.352MHz野外频率分辨率可达到1.5Hz（-0.75+0.75Hz），输出正弦波信号的峰-峰值为Vcc；（2）高度集成化，无需或仅需极少的外接元件支持，自带312MHz晶体振荡电路；（3）兼容的3线SPI串行输入口，带双缓冲，能方便地配合单片机使用；（4）增益误差和总谐波失真很低。 ML2035生成的频率较低（025kHz），一般应用于一些需产生的频率为工频和音频的场合。如用2片ML2035产生多频互控信号，并与AMS3104（多频接收芯片）或ML2031/2032（音

15、频检波器）配合，制作通信系统中的收发电路等。 ML2037是新一代低频正弦波DDS单片电路，生成的最高频可达500kHz。型型 号号最大工作最大工作(MHz)(MHz)工作电压（工作电压（V V）最大功耗（最大功耗（mw)mw)备备 注注AD9832AD983225253.3/53.3/5120120小型封装，串行输入，内置小型封装，串行输入，内置D/AD/A转换器。转换器。AD9831AD983125253.3/53.3/5120120低电压，经济，内置低电压，经济，内置D/AD/A转换器。转换器。AD9833AD9833255.520201010个管脚的个管脚的uSO

16、ICuSOIC封装。封装。AD9834AD983450505.525252020个管脚的个管脚的TSSOPTSSOP封装并内置比较器。封装并内置比较器。AD9835AD983550505 5200200经济，小型封装，串行输入，内置经济，小型封装，串行输入，内置D/AD/A转换器。转换器。AD9830AD983050505 5300300经济，并行输入，内置经济，并行输入，内置D/AD/A转换器。转换器。AD9850AD98501251253.3/53.3/5480480内置比较器和内置比较器和D/AD/A转换器。转换器。AD9853AD98531651653.3/53.3/

17、511501150可编程数字可编程数字QPSK/16-QAMQPSK/16-QAM调制器。调制器。AD9851AD98511801803/3.3/53/3.3/55050内置比较器、内置比较器、D/AD/A转换器和时钟转换器和时钟6 6倍频器。倍频器。AD9852AD98523003003.33.312001200内置内置1212位的位的D/AD/A转换器、高速比较器、线性调频和转换器、高速比较器、线性调频和可编程参考时钟倍频器。可编程参考时钟倍频器。AD9854AD98543003003.33.312001200内置内置1212位两路正交位两路正交D/AD/A转换器、高速比较器和可编转换器、

18、高速比较器和可编程参考时钟倍频器。程参考时钟倍频器。AD9858AD9858100010003.33.320002000内置内置1010位的位的D/AD/A转换器、转换器、150MHz150MHz相频检测器、充电相频检测器、充电汞和汞和2GHz2GHz混频器。混频器。AD公司的产品DDS原理：http:/ 它是由一个VCO和三种鉴相器构成，只要在外部增设分频器和环路滤波器用R和C，就可以构成PLL频率合成器。方案二：VCO及锁相环技术方案三种鉴相器的工作原理各不相同，其中鉴相器三种鉴相器的工作原理各不相同，其中鉴相器PC1是异或门是异或门鉴相器，鉴相器，PC2是边沿触发器，是边沿触发器，PC3

19、是一个是一个R、S触发器门，其输触发器门，其输出端分别为出端分别为2、13、15。在三种鉴相器中，最常用的是。在三种鉴相器中，最常用的是PC2，PC1和和PC3不能进行频率比较，锁相范围较窄，而不能进行频率比较，锁相范围较窄，而PC2可以进可以进行频率比较，在行频率比较，在VCO振荡频率的全部范围内进行锁相。振荡频率的全部范围内进行锁相。方案二：VCO及锁相环技术方案根据74HC4046的工作频率范围选择外围电容、电阻的参数，即R1、R2和C1 。电阻R1和C1共同决定振荡器的中心频率。R2可以改变压控振荡器的自由振荡频率并改变振荡器的频率控制范围。 http:/ Sine Wave Adju

20、st2Sine Wave Output3 Triangle Wave Output4 Duty Cycle Frequency Adjust5 Duty Cycle Frequency Adjust6 Positive Supply7Frequency Modulation Bias8FM Sweep Input9Square Wave Output10Timing Capacitor11Ground12Sine Wave Adjust13NC - Not Connected14NC - Not Connected方案四：单片专用发生器专用电路技术方案专用芯片ICL8038http:/ Hz5

21、Hz50Hz500Hz5kHz50kHz500kHz，如果C8取250pF，频率可达1MHz。V1、R7、R8构成缓冲放大器，R9 用于改变输出波形的幅值。整个频率范围为0.05Hz1MHz，占空比可以从2%至98%调整，失真不大于 1%，线性好，误差不大于 0.1% 方案四：单片专用发生器专用电路技术方案方案四：单片专用发生器专用电路技术方案专用芯片MAX038方案四：单片专用发生器专用电路技术方案专用芯片MAX038相关共用技术问题继电器是一种电子控制器件，它具有控制系统（又称输入回路）和被控制系统（又称输出回路），通常应用于自动控制电路中，它实际上是用较小的电流去控制较大电流的一种“自动

22、开关”。故在电路中起着自动调节、安全保护、转换电路等作用。有电磁、干簧管、固态等。 注意线圈的工作电压等级、触点的电流大小。必须有续流二极管。有常闭及常开触点。 优点：控制电路简单，容易与单片机（单片机IO驱动电流小时，需要插入接口电路或光耦电路）等接口，触点间接触电阻小。缺点：动作时，触点抖动。相关共用技术问题模拟开关电路 模拟开关是一种三稳态电路，它可以根据选通端的电平，决定输人端与输出端的状态。当选通端处在选通状态时，输出端的状态取决于输人端的状态；当选通端处于截止状态时，则不管输人端电平如何，输出端都呈高阻状态。模拟开关在电子设备中主要起接通信号或断开信号的作用。由于模拟开关具有功耗低

23、、速度快、无机械触点、体积小和使用寿命长等特点，因而，在自动控制系统和计算机中得到了广泛应用。相关共用技术问题常用的模拟开关芯片型号及特点常用的模拟开关芯片型号及特点 根据电路的特性和集成度，模拟开关集成电路可分为很多种类。常用的模拟开关集成电路的型号、名称及特性列入表中。类别型号名称特点模拟开关CD4066四双向模拟开关四组独立开关，双向传输多路模拟开关CD40518选1模拟开关电平位移，双向传输，地址选择CD4052双4选1模拟开关电平位移，双向传输，地址选择CD4053三路2组双向模拟开关电平位移，双向传输，地址选择CD4067单16通道模拟开关电平位移，双向传输，地址选择CD4097双

24、8通道电路模拟开关电平位移，双向传输，地址选择CD4529双四路或单八路模拟开关电平位移，双向传输，地址选择http:/ http:/ 早期的模拟开关工作于20V电源电压，导通电阻RON为几百欧姆。最近的产品(如MAX4601)具有低得多的电源电压，最大导通电阻只有几个欧姆。电源电压对RON有显著的影响。MAX4601额定的输入信号和电源电压的范围为4.5V至36V或4.5V至20V。正如你所看到的，RON随着电源电压的降低而增大。最大RON在5V时约为8、12V时为3、24V时仅有2.5。许多新型模拟开关的额定工作电压可降至2V。主要参数：主要参数：1. 工作电压；2. 导通电阻3. 断开漏

25、电流4. 开通时间、关断时间（最好要求先断后合）5. 控制信号电平 为单电源系统选择模拟开关时，尽量选择专用于单电源的器件。此类器件无需单独的V-和地引脚，因而可节省一个引脚。同样地，低压双电源系统需要使用双电源开关。该类开关需要一个V-引脚和一个地引脚，逻辑接口通常采用标准CMOS和TTL电平。 许多高性能模拟系统仍然使用较高电平的双极性电源，例如15V或12V。与这些电压接口时需要一个额外的电源引脚，通常标记为VL (见MAX318的数据资料)。VL电源连接到系统的逻辑电压，通常是5V或3.3V。使其输入逻辑信号与实际的逻辑电平相符有利于提高噪声容限并防止过量的功率消耗。 大多数应用中，可

26、以通过修改电路设计防止过大的开关电流。例如，需要通过在不同反馈电阻间切换以改变运算放大器的增益时，可以采用一个将开关与高阻输入串联的电路结构(图图a)。由于开关电流极小，因此可以忽略RON的值及其温度系数。另一个设计(图图b)中，开关电流取决于输出电压的大小，因此其值较大。 图中是一个由4016组成的增益控制数字化电路。其中IC是一个线性放大器，在它的输出与输入之间接上4016CMOS开关，用来控制反馈电阻R1、R2、R3及R4是否接入电路。由于控制输入端是低电位时，CMOS开关处于断开状态，故线性放大器的反馈电阻未能接上。只在控制端为高电位时，因CMOS开关导通而接通反馈电阻网络。如果在控制输入端输入不同的低电位和高电位信号，就可使反馈电阻因不同组合而得到改变。在控制输入端为4输入端的情况下，共有16级增益变化，见表。典型应用之一：构建可变增益程控放大器4051它是一种单刀8档开关，引出脚3是开关的刀，它接到哪一档由加到控制脚9、10和11的电压来决定。如果控制脚都为低态（A=B=C=）0，输出脚是13。若A、B接地，C按正电压（A=B=0 C=1），输出脚则是14。引出脚6是禁止脚，如果它是高电位，则全部输入脚和输出脚