数字钟设计(带仿真和连接图)(共19页)

1、数字电子技术课程设计报告题 目： 数字钟的设计与制作 专 业：电气本一班学 号： 姓 名： 指导教师： 时 间： 一、设计内容 数字钟设计 技术指标： （1）时间以24小时为周期； （2能够显示时,分,秒; （3）有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间; (4)计时过程具有报时功能,当时间到达整点前5秒进行蜂鸣报时; (5)为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号. 二、设计时间： 第十五、十六周三、设计要求：（1）画出设计的电路原理图； (2) 选择好元器件及给出参数，在原理图中反应出来；（3） 并用仿真软件进行模拟电路工作情况；（4）编写课程报告。摘

2、 要数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。一般由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。振荡电路：主要用来产生时间标准信号，因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以采用石英晶体振荡器。分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需一定级数的分频器进行分频。计数器：有了“秒”信号，

3、则可以根据60秒为1分，24小时为1天的进制，分别设定“时”、“分”、“秒”的计数器，分别为60进制，60进制,24进制计数器，并输出一分，一小时，一天的进位信号。译码显示：将“时”“分”“秒”显示出来。将计数器输入状态，输入到译码器，产生驱动数码显示器信号，呈现出对应的进位数字字型。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。为了使数字钟使用方便，在设计上使用了一个变压器和一个整流桥来实现数字钟电能的输入，使得可以方便地直接插入220V的交流电就可

4、以正常地使用了。关键词 数字钟 振荡 计数 校正 报时目 录1设计目的···········································42设计要求&

5、#183;··········································43设计原理及框图·····

6、3;·······························43.1数字钟的构成·················

7、·····················43.2数字钟的原理···························&#

8、183;··········53.2.1晶体振荡电路····································63.2.2分频

9、器电路······································73.2.3时间计数单元·········

10、83;··························83.2.4校时电路······················

11、;··················113.2.5 整点报时电路·····························

12、83;·····134 所用元件列表······································155整体设计图···

13、83;·····································166设计体会···········&#

14、183;·······························177参考文献·················&

15、#183;·························181设计目的1使学生在学完了电子技术基础课程的基本理论，基本知识后，能够综合运用所学理论知识、拓宽知识面，系统地进行电子电路的工程实践训练，锻炼动手能力，培养工程师的基本技能，提高分析问题和解决问题的能力。2熟悉集成电路的引脚安排， 掌握各芯片的逻辑功能及使用方法了解面包板结构及其接线方

16、法，了解数字钟的组成及工作原理。学会检查电路的故障与排除故障的一般方法3学会检查电路的故障与排除故障的一般方法，掌握虚拟设计，学会使用一种电路分析软件（EWB或PSPICES）在计算机上进行电路设计与分析的方法。2设计要求1. 时间以24小时为一个周期；2. 显示时、分、秒；3. 有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；4. 计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时；5. 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。3 设计原理及框图1数字钟的构成 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（

17、如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图1 数字钟的基本逻辑框图晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768z的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。分频器电路分频器电路将32768z的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个

18、位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。译码驱动电路译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。数码管数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为数码管。2数字钟的工作原理）晶体振荡器电路D1、D2是反相器，D1用于振荡，D2用于缓冲整形。Rf为反馈电阻（10100M），反馈电阻的作用是为CMOS反相器提供偏置，使其工作在放大状态。C1是频率微调电容，改变C1可对振荡器频率作微量调整，C1一般取535pF。C2是温度特性校正用的电容，一般取204

19、05pF，电容C1、C2与晶体共同构成型网络，完成对振荡器频率的控制，并提供必要的1800相移。最后输出fs=32768Hz图4 石英晶体振荡电路）分频器电路将32 768Hz脉冲信号输入到CD4060组成的脉冲振荡的14位二进制计数器，所以从最后一级Q14输出的脉冲信号频率为：32768/214 = 32768/16384 = 2Hz 如图6。再经过二次分频，得到1Hz的标准信号脉冲，即秒脉冲如图7。图6 脉冲分频电路图7 秒信号原理图 振荡及分频器电路：）时间计数单元时间计数单元有时计数、分计数和秒计数等几个部分。时计数单元一般为24进制计数器计数器，其输出为两位8421BCD码形式；分计

20、数和秒计数单元为60进制计数器，其输出也为8421BCD码。分别用74LS90实现。 六十进制电路：选用两块74LS90采用异步清零的方法完成60进制。以“秒”计数为例：计秒时，将秒个位计数单元的QA与B（下降沿有效）相连，将74LS90连接成10进制计数器，A（下降沿有效）与Z秒输入信号相连，QD可作为向上的进位信号与十位计数单元的A相连。秒十位计数单元为进制计数器，需要进制转换。将进制计数器转换为（0110）进制计数器，当十位计数器计到QD QC QB QA为0110时， QC QB相与后接R1，R2对十位进行清零，个位为十进制到十自动清零。其具体连接图如图9A相连。其具体连接图如图二十四

21、进制电路：同理用两个74LS90构成二十四进制电路。如上图所示，数码管与74LS74D（七段译码器）构成译码器电路。译码器电路：译码显示电路是将计数器输出的8421 BCD码译成数码管显示所需要的高低电平，我们采用共阳极七段数码管，引脚如图。其则译码电路就应选接与它配套的共阳极七段数码驱动器。译码显示电路可采用74LS47D段译码驱动器。译码器A、B、C、D与十进制计数器的四个输出端相连接，a、b、c、d、e、f、g即为驱动七段数码显示器的信号。根据A、B、C、D所得的计数信号，数码管显示的相对应的字型。其具体电路图如图4）校时电路当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。 根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。原理图：时和分校正电路实际图：5）整点报时电路一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。其作用方式是发出连续的或有节奏的音频声波。根据要求，电路应在整点前5秒钟内开始整点报时，即当时间在59分55秒到59分59秒期间时，报时电路报时控制信号